tag 标签: 28nm

相关帖子
相关博文
  • 热度 17
    2013-2-26 09:15
    1316 次阅读|
    0 个评论
            Altera 28nm 最新技术及解决方案在 2012 年取得了一系列突破。前不久,Altera在京展示了公司在业界领先的、最全面的28nm FPGA 器件系列产品所提供的灵活性与性能,其中包括 Stratix ®  V, Arria ®  V , Cyclone ®  V, SoC FPGAs,以及  OpenCL 演示。本刊记者现场体验了 Altera 28nm FPGA 产品系列如何帮助设计师实现更低成本、更高效能、更低能耗,为客户提供差异化的解决方案。     图一,Altera 28nm 最新技术及解决方案现场演讲。   Altera 2012 年28nm 产品亮点         Altera 28nm 最新技术及解决方案在 2012 年取得了一系列突破,Altera把在28nm上取得的成绩,总结归纳为6个字,“率先”、“唯一”和“领先”。 率先: 在28nm全系列推出产品级器件:高端、中端和低成本28nm FPGA 。在众多的应用中实现了创新:28Gb/s收发器、精度可调DSP模块、PCIe Gen 3、协议实现配置(CvP)等,并发布20nm技术。 唯一: 提供FPGA自适应嵌入式软件工具包:Altera版ARM DS-5 ,投入OpenCL平台,提高了系统性能,灵活的进行移植。 领先: SoC FPGA体系结构(现在提供器件) ,收发器技术,数据速率最高、功耗最低,并且具有丰富的高级特性。     图二,记者体验演示内容。   Altera 28nm 产品推出的日程表          2012年9 月,Altera首次开始成品发售 28nm FPGA 系列所有三种产品,包括Stratix ®  V、Arria ®  V和 Cyclone ®  V 器件,进一步加强在 28nm 领域的领导地位。新推出的低功耗级Stratix V 静态功耗降低了大约30%,而且没有牺牲性能。        3 月,开始交付业界第一款高性能 28nm Stratix ®  V FPGA,率先在众多的应用中实现了创新,其中包括 28Gb/s收发器、精度可调DSP模块、PCIe Gen 3、协议实现配置(CvP)等。据了解,Altera所有收发器IP都是自己开发的 。第一款具有28Gb/s芯片至芯片收发器的FPGA ,支持新的CFP2 100G光模块连接,也是首款支持14.1Gbps背板的收发器 。具有高级信号调理特性包括AEQ和DFE ,增强EyeQ特性支持管芯仪表,2-D均衡后眼图监视。展示了产品稳定性,可提供基于批量硅片和电路板的背板特征数据。         12 月,首次发售 28 nm SoC 器件,在一片器件中同时实现了双核 ARM ®  Cortex™-A9 处理器系统和 FPGA 逻辑,彰显在 SoC FPGA 架构方面的领导地位。        与此同时,Altera联合 ARM开发业界首款适合 FPGA 的嵌入式软件开发工具包 —— Altera版 ARM ® DS-5,实现了Altera SoC器件的FPGA自适应调试功能。        11 月,宣布业界首款支持 FPGA 的 OpenCL 工具——进一步加速了 FPGA 在异构系统中的应用。   Altera 演示内容         一,Stratix ® V GT收发器信号完整性(SI)开发套件:目前业界唯一集成28Gb/s收发器的量产FPGA,可与 CFP2 光模块实现互操作,从而支持实现下一代100Gbps 网络。        二,Stratix V GX收发器信号完整性(SI)开发套件:是上次首个支持14.1Gbps背板的   收发器,为电信号兼容性测试和互操作性分析提供了平台。         三,Arria V GX 入门套件 和Arria V GX/GT/GZ FPGA 开发套件:可提供了全面的设计环境,包括立即开发低成本 FPGA 应用所需要的全部硬件和软件,确保了产品的性能和功耗。能提供最大带宽,最低的总功耗来满足远程射频单元、10G/40G线路卡以及广播演播设备等中端应用。     图三, 讲解Altera 28nm 最新技术及解决方案案例。            四,   具有 PCIe 和DDR3 增强IP的 Cyclone V GX/GT开发套件:具有预验证 IP,可帮助最终用户加速系统开发,减少更多逻辑单元 ,采用Avalon Memory Mapped架构,自动生成 PCIE TLP编/解码逻辑,极大地缩短工程开发时间。          五,  低功耗、低成本Cyclone V SoC   FPGA开发套件:支持32位纠错码(ECC),保证整个嵌入式系统的数据完整性,面向产品应用包括无线通信、工业、视频监控、汽车和医疗设备市场等等市场。         六, FPGA业界首款软件开发套件支持 OpenCL™ 开发环境 :开放计算语言(OpenCL™)编程模型与Altera的并行FPGA体系结构相结合,提高异构平台的并行处理能力。能满足很多市场领域对通过并行软件编程来提高性能、加速产品面市的需求,包括计算机和存储、军事、医疗和广播等市场。     图四,记者提问。         Altera 公司表示:“客户总是希望实现尽早批量生产,以提高市场接受度和营业额。Altera 致力于 28nm FPGA 的全线生产,并配合定制化的工艺技术、架构、收发器技术,能够帮助我们的客户更快地以优化的成本、性能、更低的能耗进行生产。 Altera    有信心继续以领先的技术优势,帮助客户在市场取得成功,特别是工业、汽车、计算机、存储、广电等市场。”   --   
  • 热度 28
    2012-3-16 18:48
    1448 次阅读|
    0 个评论
    良率对于一个晶圆厂真可谓生命力,这不,AMD与其“GF”终于在28nm节点分道扬镳了。其实究其原因,业界所推测的不能快速达到量产的缘由,实际还是归根到良率问题。目前排名靠前的晶圆厂在高阶节点上,或多或少都会遇到良率的问题。   AMD 日前宣布同意放弃该公司于Globalfoundries所持有的剩余14%股权,并支付给Globalfoundries公司4.25亿美元,作为两家公司之间增订代工协议的一部份。同时,根据该协议,AMD将可在28nm节点使用其它代工供应商。   Globalfoundries同意撤销对于AMD的合约要求在特定期间内独家采用由Globalfoundries为AMD代工的28nm加速处理单元(APU)。根据去年年底的媒体报导,AMD已经决定取消由Globalfoundries为其打造28nm APU,而改采由台积电(TSMC)的28nm高k金属栅制程技术。   根据去年11月的报导, 部份业界人士推测AMD打算与Globalfoundries 在28nm计划上分道扬镳,主要是因为Globalfoundries的28nm制程无法在2012年中期以前实现量产。但其它人士则认为是由于AMD对于Globalfoundries在先进制程节点所能实现的良率感到不放心。 AMD曾经在去年第三季下修营收预期时指称是由于Globalfoundries在32nm节点的良率不足所致;同时,32nm良率的问题据说也是Globalfoundries去年夏天高层管理阶层异动的原因之一当时,原Globalfoundries CEO DougGrose离职,而由AjitManocha暂代。   对于Globalfoundries来说,今天正象徵着一个新时代的开始;Globalfoundries现在已经是一家真正独立的代工厂了,Globalfoundries现任CEO AjitManocha在一份声明中表示。   而在另一项声明中,AMD公司CEO RoryRead指出,AMD仍将持续与Globalfoundries之间自2009年该公司从AMD制造业务独立而出时所形成的长期策略夥伴关系。Read说:去年,我们在强化双方关系方面已实现了重大的进展,我们对于Globalfoundries近期在满足我们各产品线的交货要求表现感到高兴。   根据这份增订协议,AMD将不必再每季付给Globalfoundries采用32nm产能的费用。这笔费用预计约有4.3亿美元,则是两家公司在2011年针对32nm良率问题增订代工协议的一部份。   AMD表示,两家公司也已经为2012年建立起晶圆价格机制,达成无条件支付(takeorpay)协议的共识,并为2013年建立了晶圆定价架构。   AMD将陆续支付这笔4.25亿美元的款项。AMD公司先于3月5日支付1.5亿美元;7月2日与10月2日以前分别支付两笔5,000万美元;2013年第一季以前付清最后的1.75亿美元款项。AMD公司表示,这项交易预计将使该公司在第一季认列7.03亿美元的一次性费用(包括425亿美元现金和2.78亿美元非现金)支出。   在2009年Globalfoundries独立而出时,AMD拥有Globalfoundries约34%的股权,但经历数次交易后已逐渐减少持股了。最近一次是在2010年12月,AMD与阿布达比共同成立先进科技公司(ATIC),收购新加坡特许半导体(CharteredSemiconductor)并入Globalfoundries。而今,新协议将使ATIC100%拥有Globalfoundries公司。  
  • 热度 18
    2012-3-15 13:50
    1446 次阅读|
    0 个评论
             2012年3月至4月,Altera公司将在北京、上海、深圳,还有韩国的首尔、印度的班加罗尔举办“Altera亚太区28nm技术研讨会”,研讨会上重点介绍该公司28nm系列产品Stratix V、Arria V和Cyclone V的最新特性和28nm技术最新发展趋势。         在北京站,本刊记者了解到,研讨会上,还通过现场演示和客户实际动手实验将这些最新最先进的技术介绍给一线的设计工程师。研讨会技术模块由技术讲演和教师指导的技术演示构成,并且提供实验电脑,工具软件和开发板使与会客户可以通过真实的设计实例来亲自试用28nm器件系列产品及开发调试工具, 现场并有技术专家来帮助每一用户解决实际工作中可能遇到的各种设计难题。   图一,Altera技术人员在给客户培训。           Altera 亚太区产品市场经理刘斌介绍说,此次研讨会内容还包括基于真实FPGA芯片的28Gbps的高速收发器演示,符合10GBase-KR标准要求的10Gbps以上的收发器背板能力展示,以及业界唯一的光互连FPGA的技术展望和概念芯片。在基于FPGA开发工具的设计流程介绍版块里,我们还会提供对于Altera公司28nm产品特有的通过PCI Express协议配置FPGA技术(CvP)和部分重新配置FPGA技术的设计流程介绍,用户可以动手操作实验并看到基于FPGA开发板的技术展示。     图二,现场调试基于28nm FPGA开发板的技术演示。           刘斌表示,我们还有计划在此系列技术研讨会结束之际,通过网络发布我们的讲演课件,实验实例,以及相关的技术指导文档,使更广泛的用户可以学习和掌握这些FPGA前沿技术并应用到更多的产品中去。        据了解,Altera目前已开始交付业界第一款高性能 28nm FPGA量产芯片。S tr atix V FPGA 是唯一使用TSMC 28HP工艺制造的FPGA。刘斌称,比竞争解决方案高出一个速率等级。Altera高端FPGA的性能优势结合其前沿工艺技术和功能优势,使得Stratix V FPGA能够在各类市场上替代ASIC和ASSP。此次,Stratix V FPGA系列共推出8个型号并都开始量产。         最近在洛杉矶举办的光纤通信大会暨展览/美国光纤工程师大会2012 (OFC/NFOEC)展上,华为公司还展示其基于Stratix V FPGA的系统。 
相关资源
  • 所需E币: 3
    时间: 2020-1-4 12:28
    大小: 888.4KB
    上传者: 238112554_qq
    介绍28nm创新技术,超越摩尔定律白皮书介绍28nm创新技术,超越摩尔定律在工艺基础上,Altera利用FPGA创新技术超越了摩尔定律,满足更大的带宽要求以及成本和功耗预算。AlteraStratixVFPGA通过28-Gbps高功效收发器突破了带宽限制,支持用户使用嵌入式HardCopy模块将更多的设计集成到单片FPGA中,部分重新配置功能还提高了灵活性。本白皮书介绍StratixVFPGA怎样帮助用户提高带宽同时保持严格的成本和功耗预算不变。引言据思科系统公司预测,宽带应用导致带宽年度复合增长率高达40%(1)(2)。带宽之所以越来越大,是因为计算机、电视和移动电话以及电子邮件、游戏和文件共享等互联网应用对音频/视频流不断增长的需求。预计全球互联网协议流量将从2008年的每月10艾字节(1018字节,或者泽字节的一半)增长到2013年的每月56艾字节。图1显示了2013年的带宽需求:移动流量每月大约为2.2艾字节,商业流量每月大约为13艾字节,消费类流量每月将超过40艾字节。图1.全球互联网协议流量增长,2008……
  • 所需E币: 5
    时间: 2020-1-4 12:28
    大小: 888.4KB
    上传者: 16245458_qq.com
    介绍28nm创新技术,超越摩尔定律白皮书介绍28nm创新技术,超越摩尔定律在工艺基础上,Altera利用FPGA创新技术超越了摩尔定律,满足更大的带宽要求以及成本和功耗预算。AlteraStratixVFPGA通过28-Gbps高功效收发器突破了带宽限制,支持用户使用嵌入式HardCopy模块将更多的设计集成到单片FPGA中,部分重新配置功能还提高了灵活性。本白皮书介绍StratixVFPGA怎样帮助用户提高带宽同时保持严格的成本和功耗预算不变。引言据思科系统公司预测,宽带应用导致带宽年度复合增长率高达40%(1)(2)。带宽之所以越来越大,是因为计算机、电视和移动电话以及电子邮件、游戏和文件共享等互联网应用对音频/视频流不断增长的需求。预计全球互联网协议流量将从2008年的每月10艾字节(1018字节,或者泽字节的一半)增长到2013年的每月56艾字节。图1显示了2013年的带宽需求:移动流量每月大约为2.2艾字节,商业流量每月大约为13艾字节,消费类流量每月将超过40艾字节。图1.全球互联网协议流量增长,2008……
  • 所需E币: 4
    时间: 2019-12-25 03:51
    大小: 888.4KB
    上传者: 978461154_qq
    介绍28nm创新技术,超越摩尔定律白皮书介绍28nm创新技术,超越摩尔定律在工艺基础上,Altera利用FPGA创新技术超越了摩尔定律,满足更大的带宽要求以及成本和功耗预算。AlteraStratixVFPGA通过28-Gbps高功效收发器突破了带宽限制,支持用户使用嵌入式HardCopy模块将更多的设计集成到单片FPGA中,部分重新配置功能还提高了灵活性。本白皮书介绍StratixVFPGA怎样帮助用户提高带宽同时保持严格的成本和功耗预算不变。引言据思科系统公司预测,宽带应用导致带宽年度复合增长率高达40%(1)(2)。带宽之所以越来越大,是因为计算机、电视和移动电话以及电子邮件、游戏和文件共享等互联网应用对音频/视频流不断增长的需求。预计全球互联网协议流量将从2008年的每月10艾字节(1018字节,或者泽字节的一半)增长到2013年的每月56艾字节。图1显示了2013年的带宽需求:移动流量每月大约为2.2艾字节,商业流量每月大约为13艾字节,消费类流量每月将超过40艾字节。图1.全球互联网协议流量增长,2008……
  • 所需E币: 4
    时间: 2019-12-24 21:38
    大小: 1.9MB
    上传者: 978461154_qq
    设计下一代高端应用的两个主要需求是降低功耗和提高带宽。在多个市场领域,在相同的引脚布局中以相同甚至更低的功耗和成本实现更大的带宽已经成为全球发展趋势。互联网的趋势是移动,视频推动了带宽需求,带宽年增长率高达50%。目前正在向40G和100G系统迈进(即将出现400G),以支持不断增长的带宽需求。激烈的竞争促使价格降低。产品在体积上有很多限制,功耗预算的主要因素是散热解决方案,有时候这会导致电子产品的功耗成倍增加。下一代28-nm高端Altera®FPGA通过前沿的创新技术、集成技术以及低功耗技术,帮助您解决这些挑战。通过28-nmFPGA降低功耗,提高带宽WP-01148-1.0白皮书设计下一代高端应用的两个主要需求是降低功耗和提高带宽。在多个市场领域,在相同的引脚布局中以相同甚至更低的功耗和成本实现更大的带宽已经成为全球发展趋势。互联网的趋势是移动,视频推动了带宽需求,带宽年增长率高达50%。目前正在向40G和100G系统迈进(即将出现400G),以支持不断增长的带宽需求。激烈的竞争促使价格降低。产品在体积上有很多限制,功耗预算的主要因素是散热解决方案,有时候这会导致电子产品的功耗成倍增加。下一代28-nm高端AlteraFPGA通过前沿的创新技术、集成技术以及低功耗技术,帮助您解决这些挑战。引言设计下一代FPGA来满足目前对宽带和低功耗需求的难度越来越大。计划采用新FPGA系列以确保新器件能够满足各种市场领域目标应用的……
  • 所需E币: 3
    时间: 2019-12-24 21:39
    大小: 1.14MB
    上传者: givh79_163.com
    在工艺基础上,Altera利用FPGA创新技术超越了摩尔定律,满足更大的带宽要求以及成本和功耗预算。AlteraStratixVFPGA通过28-Gbps高功效收发器突破了带宽限制,支持用户使用嵌入式HardCopy®模块将更多的设计集成到单片FPGA中,部分重新配置功能还提高了灵活性。本白皮书介绍StratixVFPGA怎样帮助用户提高带宽同时保持严格的成本和功耗预算不变。介绍28nm创新技术,超越摩尔定律WP-01125-1.1白皮书在工艺基础上,Altera利用FPGA创新技术超越了摩尔定律,满足更大的带宽要求以及成本和功耗预算。AlteraStratixVFPGA通过28-Gbps高功效收发器突破了带宽限制,支持用户使用嵌入式HardCopy模块将更多的设计集成到单片FPGA中,部分重新配置功能还提高了灵活性。本白皮书介绍StratixVFPGA怎样帮助用户提高带宽同时保持严格的成本和功耗预算不变。引言据思科系……
  • 所需E币: 3
    时间: 2019-12-24 21:38
    大小: 488.96KB
    上传者: 2iot
    相对于ASIC,采用FPGA设计的系统有明显的优势,例如,快速工艺技术改进和设计创新等,支持在高可用性、高可靠性和安全关键系统中使用FPGA。然而,技术进步也带来了其他影响,例如,对于以前可以忽略的软错误,现在却非常敏感。由单事件干扰(SEU)导致的这些软错误不是破坏性的,系统不需要停止工作就能够纠正软错误。本白皮书介绍为Altera®StratixV®FPGA开发的增强SEU降低技术怎样通过强大的技术路线来解决软错误系统难题。采用28-nmFPGA切实降低SEUWP-01135-1.0白皮书相对于ASIC,采用FPGA设计的系统有明显的优势,例如,快速工艺技术改进和设计创新等,支持在高可用性、高可靠性和安全关键系统中使用FPGA。然而,技术进步也带来了其他影响,例如,对于以前可以忽略的软错误,现在却非常敏感。由单事件干扰(SEU)导致的这些软错误不是破坏性的,系统不需要停止工作就能够纠正软错误。本白皮书介绍为AlteraStratixVFPGA开发的增强SEU降低技术怎样通过强大的技术路线来解决软错误系统难题。引言随着快速工艺技术改进和创新技术的发展,速度、密度和功耗有了很大的提高,FPGA相对于ASIC的优势越来越明显。然而,技术进步也有其他影响,这些影响以前是可以忽略的。更高的密度带来了相应的影响,对SEU更加敏感,从而导致软错误。虽然仔细的IC设计和布板方法降低了65nm和40nm每比特的软错误率,但是……
  • 所需E币: 5
    时间: 2019-12-24 21:38
    大小: 478.42KB
    上传者: 16245458_qq.com
    每一个工艺节点的缩小都会带来FPGA密度的增加。相比前几代FPGA,更高的密度与重配置等诸多特性使广大设计人员能够添加或者改变这些器件的功能。正是由于这种重配置特性,FPGA为适应功能的增强和设计修改提供了一个完美的平台。然而,就100G-光传输网络(OTN)多路复用转发器(复用转发器)等应用而言,这种完全重配置特性可能并不够好。因为复用转发器应用要求在不中断整个系统并且不停止数据流的情况下改变逻辑,这样便有了对局部重配置特性的需求。Altera®Stratix®VFPGA支持局部重配置,其与许多其它特性一起满足100G-OTN复用转发器应用和其它应用的需求。在28-nmFPGA中使用局部和动态重新配置增加设计功能性WP-01137-1.0白皮书每一个工艺节点的缩小都会带来FPGA密度的增加。相比前几代FPGA,更高的密度与重配置等诸多特性使广大设计人员能够添加或者改变这些器件的功能。正是由于这种重配置特性,FPGA为适应功能的增强和设计修改提供了一个完美的平台。然而,就100G-光传输网络(OTN)多路复用转发器(复用转发器)等应用而言,这种完全重配置特性可能并不够好。因为复用转发器应用要求在不中断整个系统并且不停止数据流的情况下改变逻辑,这样便有了对局部重配置特性的需求。AlteraStratixVFPGA支持局部重配置,其与许多其它特性一起满足100G-OTN复用转发器应用和其……
  • 所需E币: 5
    时间: 2019-12-24 21:38
    大小: 1.33MB
    上传者: 16245458_qq.com
    很多应用中,在基于FPGA的高性能信号处理中实现的两种常用功能是有限冲击响应(FIR)滤波器和快速傅立叶变换(FFT)。必须优化FPGA的数字信号处理(DSP)体系结构,以高效实现这些结构,在用户那里,这将直接转换为成本和功耗优势。本白皮书介绍最新28-nmAltera®FPGA的DSP体系结构,以及这一体系结构是怎样高效实现FIR滤波器和FFT的。采用28-nm精度可调DSP体系结构实现FIR滤波器和FFTWP-01140-1.0白皮书很多应用中,在基于FPGA的高性能信号处理中实现的两种常用功能是有限冲击响应(FIR)滤波器和快速傅立叶变换(FFT)。必须优化FPGA的数字信号处理(DSP)体系结构,以高效实现这些结构,在用户那里,这将直接转换为成本和功耗优势。本白皮书介绍最新28-nmAlteraFPGA的DSP体系结构,以及这一体系结构是怎样高效实现FIR滤波器和FFT的。引言FIR滤波器和FFT是在FPGA中实现的两种最常用DSP功能。如图1所示,Altera内部基本市场研究表明,这些功能是在FPGA中实现的主……
  • 所需E币: 3
    时间: 2019-12-24 21:38
    大小: 703.35KB
    上传者: 16245458_qq.com
    近年来随着技术的进步,首次能够通过使用FPGA轻松实现高性能浮点信号处理。目前,几乎所有基于FPGA的信号处理都使用定点运算来实现。本白皮书介绍FPGA浮点技术现在不仅实用,而且,在一片FPGA上实现了每秒一兆浮点运算(teraFLOPS)。采用28-nmFPGA实现TeraFLOPSWP-01142-1.0白皮书近年来随着技术的进步,首次能够通过使用FPGA轻松实现高性能浮点信号处理。目前,几乎所有基于FPGA的信号处理都使用定点运算来实现。本白皮书介绍FPGA浮点技术现在不仅实用,而且,在一片FPGA上实现了每秒一兆浮点运算(teraFLOPS)。引言Altera28-nmStratixVFPGA系列实现了性能远远优于以前的定点和浮点数字信号处理(DSP)功能。FPGA一个关键特性是Altera新的精度可调DSP体系结构,高效的支持定点和浮点实现。但是,仅有FPGA资源和体系结构是不够的。Verilog和VHDL基本上还不足以支持浮点表征,目前也没有综合工具来支持浮点运算。此外,用于浮点处理器……
  • 所需E币: 5
    时间: 2019-12-24 21:37
    大小: 934.17KB
    上传者: 微风DS
    Altera新的器件配置模式——协议实现配置(CvP),通过结合PCIExpress®来配置Altera28-nmArria®V、Cyclone®V和Stratix®VFPGA的内核架构。CvP能够降低产品成本,减小电路板面积,同时简化了软件应用模型,具备可靠的现场系统更新功能。此外,嵌入式自治PCIeIP内核有助于确保设计满足PCIe上电时序要求,FPGA内核架构配置时间对其没有影响,保证了各种基于PCIe计算机平台上广泛的互操作性。FPGA协议实现配置WP-01132-1.1白皮书Altera新的器件配置模式――协议实现配置(CvP),通过结合PCIExpress来配置Altera28-nmArriaV、CycloneV和StratixVFPGA的内核架构。CvP能够降低产品成本,减小电路板面积,同时简化了软件应用模型,具备可靠的现场系统更新功能。此外,嵌入式自治PCIeIP内核有助于确保设计满足PCIe上电时序要求,FPGA内核架构配置时间对其没有影响,保证了各种基于PCIe计算机平台上广泛的互操作性。引言PCIe技术替代了PCI成为处理器和被监控设备之间的标准控制平面接口。自从2005年推出以来,FPGA设计人员在FPGA和处理器之间已经广泛使用了PCIe接口。现在的……
  • 所需E币: 5
    时间: 2019-12-24 21:37
    大小: 1016.63KB
    上传者: 二不过三
    实现具有不同性能、精度、知识产权(IP)和开发流程的各种数字信号处理(DSP)数据通路是一项挑战性的工作,需要投入大量的精力。越来越多的高性能DSP数据通路在FPGA中实现,因此,Altera开发了全面的28nmDSP解决方案以解决这些难题,加速实现基于FPGA的应用设计。本白皮书讨论这一系列产品的不同组件,怎样组合使用它们来加速实现DSP设计。采用全系列28-nmDSP加速DSP设计WP-01136-1.1白皮书实现具有不同性能、精度、知识产权(IP)和开发流程的各种数字信号处理(DSP)数据通路是一项挑战性的工作,需要投入大量的精力。越来越多的高性能DSP数据通路在FPGA中实现,因此,Altera开发了全面的28nmDSP解决方案以解决这些难题,加速实现基于FPGA的应用设计。本白皮书讨论这一系列产品的不同组件,怎样组合使用它们来加速实现DSP设计。引言虽然信号处理一般总是要用到数字信号处理器,但是,很明显的发展趋势是选择FPGA作为实现高性能、高精度信号处理的平台。相应的,FPGA供应商在其内核硅片体系结构中开始提供硬核乘法器以及DSP模块。还提供IP内核以帮助使用传统功能,例如有……
  • 所需E币: 4
    时间: 2019-12-24 21:37
    大小: 467.19KB
    上传者: quw431979_163.com
    本文档介绍Altera的各种28-nmFPGA系列器件在多种应用中的功耗和成本优势。这些系列器件包括Stratix®V、Cyclone®V、Arria®V和HardCopy®V器件。采用Altera全系列28-nm器件优化功耗和成本WP-01160-1.0白皮书本文档介绍Altera的各种28-nmFPGA系列器件在多种应用中的功耗和成本优势。这些系列器件包括StratixV、CycloneV、ArriaV和HardCopyV器件。引言Altera的28-nm器件提供系列产品,能够支持多种应用,从低成本和低功耗应用直至高端应用。这一全系列产品不仅提供简单的容量和密度选项,而且还为开发人员提供在价格、性能、功能和功耗上最能满足其设计要求的器件。FPGA是很多开发团队所选用的技术,Altera不断发展FPGA技术以降低成本和功耗,同时提高性能。Altera的通用FPGA可替代A……
  • 所需E币: 4
    时间: 2019-12-24 21:33
    大小: 3.23MB
    上传者: 978461154_qq
    使用外部存储器接口,实现高效的高速存储器解决方案...................2对于很多设计人员而言,快速可靠的存储器接口非常重要,Altera提供速度最快、非常高效、延时最小的存储器控制器,支持设计人员迅速方便的使用目前的高速存储器。采用ArriaVFPGA进行设计,不但有助于成功实现设计,而且保证了快速简单的实现这些设计。采用中端28-nmFPGA实现最低系统成本......................................11增强性能并不一定要提高成本。ArriaVFPGA以最低价格提供最大带宽,以及大量的硬核IP。此外,采用ArriaVFPGA进行设计,您降低了系统成本、运营成本以及制造成本。满足28nm迫切的低功耗需求...................................................21在目前对功耗越来越敏感的应用中,无论您是希望降低碳排放,减小运营成本,还是要进一步提高能效,Altera的28-nm器件都支持系统设计人员更好的控制其功耗。ArriaVFPGA白皮书WP-01178-1.0白皮书使用外部存储器接口,实现高效的高速存储器解决方案...................2对于很多设计人员而言,快速可靠的存储器接口非常重要,Altera提供速度最快、非常高效、延时最小的存储器控制器,支持设计人员迅速方便的使用目前的高速存储器。采用ArriaVFPGA进行设计,不但有助于成功实现设计,而且保证了快速简单的实现这些设计。采用中端28-nmFPGA实现最低系统成本......................................11增强性能并不一定要提高成本。ArriaVFPGA以最低价格提供最大带宽,以及大量……
  • 所需E币: 5
    时间: 2019-12-24 21:32
    大小: 766.09KB
    上传者: 微风DS
    本白皮书介绍了与外部存储器接口相关的一些因素。Altera开发的28-nmFPGA系列提供高达921Gbps的最大总带宽,以及非常高效的解决方案,支持设计人员获得最高效的带宽。使用外部存储器接口,实现高效的高速存储器解决方案WP-01169-1.0白皮书本白皮书介绍了与外部存储器接口相关的一些因素。Altera开发的28-nmFPGA系列提供高达921Gbps的最大总带宽,以及非常高效的解决方案,支持设计人员获得最高效……
  • 所需E币: 3
    时间: 2019-12-24 21:32
    大小: 1.27MB
    上传者: 238112554_qq
    本文档介绍Altera的28-nm器件怎样帮助产品开发人员控制功耗,满足当今低功耗应用的需求。满足28nm迫切的低功耗需求WP-01158-2.0白皮书本文档介绍Altera的28-nm器件怎样帮助产品开发人员控制功耗,满足当今低功耗应用的需求。引言降低电子产品的功耗是很现实的问题;在这种越来越强的能源意识以及迫切需要降低功耗的环境下,很多产品开发人员和生产商都制定了发展战略来赢得竞争优势。降低功耗为设计人员和最终用户带来了以下优势:■支持开发人员更好的满足对功耗和散热要求较高的市场需求■在相同的散热和功耗预算内,开发人员有更大的自由度来提高性能。■降低运营和材料成本,实现更紧凑的产品。■降低苛刻的散热要求■敢于承担社会责任……
  • 所需E币: 4
    时间: 2019-12-24 21:32
    大小: 1.91MB
    上传者: wsu_w_hotmail.com
    从设计和调试、制造以及运营和维护的角度看,现在的电子产品越来越复杂,功能也越来越多,其开发和支持成本也越来越高。本白皮书从所有这些角度出发,讨论Altera®Arria®VFPGA降低成本的一些设计方法。采用中端28-nmFPGA实现最低系统成本WP-01175-1.0白皮书从设计和调试、制造以及运营和维护的角度看,现在的电子产品越来越复杂,功能也越来越多,其开发和支持成本也越来越高。本白皮书从所有这些角度出发,讨论AlteraArriaVFPGA降低成本的一些设计方法。引言电子产品越来越复杂,功能也越来越多,其开发和支持成本也越来越高。较长的开发周期,对专业设计的需求也越来越高,所有昂贵的调试基本工具等等因素都增加了系统开发成本。而且,复杂度的提高增加了供应链管理和制造成本,而且系统一旦实施后,也增加了运营成本。为能够真正的降低成本,需要在设计早期对所有这些方面进行评估。Altera将工作重点放在这些高成本领域,开发了28-nm系列FPGA,特别是ArriaVFPGA的开发。本白皮书从所有这些角度出发,讨……
  • 所需E币: 5
    时间: 2019-12-24 20:50
    大小: 509.18KB
    上传者: 二不过三
    Thisapplicationnotedescribestheflowforimplementingfractionalphase-lockedloop(PLL)reconfigurationanddynamicphaseshiftingforfractionalPLLsin28-nmdevices(Arria®V,Cyclone®V,andStratix®Vdevicefamilies)withtheALTERA_PLLandALTERA_PLL_RECONFIGmegafunctionsintheQuartus®IIsoftware.ImplementingFractionalPLLReconfigurationwithALTERA_PLLandALTERA_PLL_RECONFIGMegafunctionsAN-661-1.0ApplicationNoteThisapplicationnotedescribestheflowforimplementingfractionalphase-lockedloop(PLL)reconfigurationanddynamicphaseshiftingforfractionalPLLsin28-nmdevices(ArriaV,CycloneV,andStratixVdevicefamilies)withth……