针对在高速系统中可靠性设计应注意的若干问题
0 2022-09-26

针对在高速系统中可靠性设计应注意的若干问题。

电源设计

高速DSP系统板设计首先需要考虑的是电源设计问题。在电源设计中,通常采用以下方法来解决信号完整性问题。

考虑电源和地的去耦

随着DSP工作频率的提高,DSP和其他IC趋向小型化、封装密集化,通常电路设考虑采用,建议电源和地都可以用专门的一层,且对于多种电源,例如DSP的电源电压和内源电压不同,可以用两个不同的,若考虑多层板的加工费用高,可以把接线较多或者相对关键的电源用专门的一层,其他电源可以和一样,但要注意线的宽度要足够。

无论电路板是否有专门的地层和电源层,都必须在电源和地之间加一定的并且分布合理的。为了节省空间,减少通孔数,建议多使用。可把贴片电容放在PCB板背面即面,贴片电容到通孔用宽线连接并通过通孔与电源、地层相连。

如何提高高速DSP系统中PCB板的可靠性

考虑电源分布的布线规则

(1)、分开模拟和层

高速高精度模拟元件对数字信号很敏感。例如,会放大噪声,使之接近脉冲信号,所以在板上模拟和数字部分,电源层一般是要求分开的。

(2)、隔离敏感信号

有些敏感信号(如高频) 对噪声干扰特别敏感,对它们要采取高等级隔离措施。高频时钟(20MHz以上的时钟,或翻转时间小于5ns的时钟)必须有地线护送,时钟线宽至少10mil,护送地线线宽至少20mil,高频信号线的保护地线两端必须由过孔与地层良好接触,而且每5cm 打过孔与地层连接;时钟发送侧必须串接一个22Ω~220Ω的阻尼。可避免由这些线带来的信号噪声所产生的干扰。

软、硬件抗干扰设计

一般高速DSP应用系统PCB板都是由用户根据系统的具体要求而设计的,由于设计能力、实验室条件有限,如不采取完善、可靠的抗干扰措施,一旦遇到工作环境不理想、有电磁干扰就会导致DSP程序流程紊乱,当DSP正常工作代码不能恢复时,将出现跑飞程序或死机现象,甚至会损坏某些元器件。应注意采取相应的抗干扰措施。

硬件抗干扰设计

硬件抗干扰效率高,在系统复杂度、成本、体积可容忍的情况下,优先选用硬件抗干扰设计。常用的硬件抗干扰技术可归纳为以下几种:

(1) 硬件滤波:RC 可以大大削弱各类高频干扰信号。如可以抑制“毛刺”干扰。

(2) 合理接地:合理设计接地系统,对于高速的数字和模拟电路系统来说,具有一个低阻抗、大面积的接地层是很重要的。地层既可以为高频提供一个低阻抗的返回通路,而且使EMI、I变得更小,同时还对外部干扰具有屏蔽作用。PCB 设计时把模拟地和数字地分开。

(3) 屏蔽措施:交流电源、高频电源、强电设备、电弧产生的电火花,会产生电磁波,成为电磁干扰的噪声源,可用金属壳体把上述器件包围起来,再接地,这对屏蔽通过引起的干扰非常有效。

(4) 光电隔离:光电可以有效地避免不同电路板间的相互干扰,高速的光电隔离器常用于DSP和其他设备(如、开关等) 的。

软件抗干扰设计

软件抗干扰有硬件抗干扰所无法取代的优势,在DSP 应用系统中还应充分挖掘软件的抗干扰能力,从而将干扰的影响抑制到最小。下面给出几种有效的软件抗干扰方法。

(1) 数字滤波:模拟输入信号的噪声可以通过数字滤波加以消除。常用的数字滤波技术有:中值滤波、算术平均值滤波等。

(2) 设置陷阱:在未用的程序区内设置一段引导程序,当程序受干扰跳到此区域时,引导程序将强行捕获到的程序引导到指定的地址,在那里用专门程序对出错程序进行处理。

(3) 指令冗余:在双字节指令和三字节指令后插入两三个字节的空操作指令NOP,可以防止当DSP系统受干扰程序跑飞时,将程序自动纳入正轨。

(4) 设置定时:如失控的程序进入“死循环”,通常采用“看门狗”技术使程序脱离“死循环”。其原理是利用一个,它按设定周期产生一个脉冲,如果不想产生此脉冲,DSP就应在小于设定周期的时间内将定时器清零;但当DSP程序跑飞时,就不会按规定把定时器清零,于是定时器产生的脉冲作为DSP复位信号,将DSP重新复位和初始化。

电磁兼容性设计

电磁兼容性是指电子设备在复杂电磁环境中仍可以正常工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来干扰,又能减少电子设备对其他电子设备的电磁干扰。在实际的PCB板中相邻信号间或多或少存在着电磁干扰现象即串扰。串扰的大小与回路间的分布电容和分布有关。解决这种信号间的相互电磁干扰可采取以下措施:

选择合理的导线宽度

由于瞬变电流在印制线条上产生的冲击干扰主要是印制导线的电感成分引起的,而其电感量与印制导线长度成正比,与宽度成反比。所以采用短而宽的导线对抑制干扰是有利的。时钟引线、总线驱动器的信号线常有大的瞬变电流,其印制导线要尽可能短。对于分立元件电路,印制导线宽度在1.5mm左右即可满足要求;对于,印制导线宽度在0. 2mm~1. 0mm之间选择。

采用井字形网状布线结构。

具体做法是在PCB印制板的一层横向布线,紧挨着的一层纵向布线。

散热设计

为有利于散热,印制板最好是自立安装,板间距应大于2cm,同时注意元器件在印制板上的布排规则。在水平方向,大功率器件尽量靠近印制板边沿布置,从而缩短传热途径;在垂直方向大功率器件尽量靠近印制板上方布置,从而减少其对别的元器件温度的影响。对温度较敏感的元器件尽量布放在温度比较低的区域,而不能放在发热量大的器件的正上方。

结束语

在高速DSP应用系统的各项设计中,如何把完善的设计从理论转化为现实,依赖于高质量的PCB印制板,DSP电路的工作频率越来越高,管脚越来越密,干扰加大,如何提高信号的质量很重要。因此系统的性能是否良好,与设计者的PCB印制板质量密不可分。如能合理布局设计,减少噪声,降扰,避开不必要的失误,对系统性能的发挥起到不低估的作用。

声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
  • 相关技术文库
  • 处理器
  • DSP
  • CPU
  • GPU
  • pcie和pci插槽的区别

      现在主板上的插槽基本上都是PCI插槽或者PCI-E插槽,这两种插槽有什么区别呢?主要是插哪些卡的呢?现在我们就针对这两个不同的插槽进行详细的分析。   PC

    11-30
  • 处理器单元优缺点对比

      带有多个处理单元的SoC器件目前是产品设计链上的重要一环。本文综合各种因素评估了不同处理单元的优缺点,并通过卫星无线电接收器的设计实例帮助开发人员理解SoC

    11-30
  • 怎样设计实现一个基于DSP和PCI总线的通信数据采集系统?

    随着数字信号处理器性能的不断提高及其成本与售价的大幅下降,数字信号处理应用领域飞速扩展,信号处理进入了一个新的发展时期。同时随着计算机技术以及互联网络技术的不断

    11-29
  • cpu总线逻辑上的三个分类

    cpu和其他芯片连接的导线,通常称为总线,从物理意义上讲,就是由一根根组成的。根据传送的信息的不同,从逻辑上可以分为地址总线、数据总线、控制总线。1.地址总线:

    11-29
  • TI C6000系列DSP的片内总线架构、存储系统和外设

      TIC6000系列的DSP的内部总线架构、存储系统和各种外设(如EDMA3和PRU等),特别是片内的程序数据RAM和Cache系统,以及外设的EDMA控制器

    11-24
  • 基于ADSP21062的雷达信号处理系统的调试

            ADSP2106x SHARC是一个适用于语音、通信和图像处理的高速32位数字信号处理器。该芯片是基于ADSP21000系列DSP芯片发展起来的一个完整的单片系统,增加了一个双口片内SRAM,并集成了I/O设备。借助它的片内指令缓存,处理器可以在一个时钟周期内执行每一个指令。ADSP2106x SHARC体现了数字信号处理器的一个新的集成标准,它把一个高速运行的浮点DSP主处理器与...

    11-24
  • 提升 WLAN 測試系統的量測速度

    概觀由於業界正不斷降低測試成本,許多 RF 測試工程師更必須縮短量測時間。如你所想,無線區域網路 (WLAN) 裝置的測試作業亦必須迎合此趨勢。不論是設計檢驗的自動化測試系統,或最後的生產測試作業,測試系統的量測速度愈趨重要。然而在許多情況下,除了縮短測試時間並降低成本之外,亦不能犧牲測試的精確性與可重複性。此篇技術文件將針對 WLAN 量測作業,說明可影響量測速度的多個平衡要素。在了解相關概念之...

    11-17
  • 智能控制的半导体激光器电源设计

    由于具有体积小、重量轻等特点,半导体激光器(LD)在信息、通讯、医疗等领域得到日益广泛的应用,且与电子器件结合实现单片光电子集成。但是LD 容易受到过电压、电流

    11-17
  • 和CPU同样重要 教你读懂手机之内存篇

      经常关注手机圈的朋友都会对智能手机有着自己的倾向,这也是根据不同需求而定的,人们在挑选手机时也会不自觉的主要关注自己感兴趣的点。像屏幕、处理器、电池容量、摄

    11-16
  • 可编程片上系统(PSoC)电源管理方案

    为什么要关心电源管理?由于多种因素,电源管理正变得非常重要。对于移动手持嵌入式系统来说,总是存在着在增加电池寿命的同时要提供更多功能的压力。当电池本身无法提高却

    11-15
  • 测试 3G 手机的 DigRF 技术

        一种生产型测试仪应有这种能力,即在各次测试间对测试仪硬件和DUT作必要修改时,仍保持数字子系统的运行。它使测试仪能够维持相对于DUT输出的选通时序,避免在正式运行中的选通相位重调,节省了测试时间。      下一个重要的测试挑战是寻找一个能处理多级不确定性数据包传输性能的方式。如图3所示,在DUT的每个RF接收测试期间,测试仪都不知道每个包会在哪个测试循环中传输,包的类型会是什么,或者包的...

    11-14
  • SoC基本概念和设计流程

      集成电路的发展已有40年的历史,它一直遵循摩尔所指示的规律推进,现已进入深亚微米阶段。由于信息市场的需求和微电子自身的发展,引发了以微细加工为主要特征的多种

    11-10
下载排行榜
更多
广告