您是否听到有人抱怨每天要为4G电话充电两次？很遗憾，他对自己的手机并不太满意。
随着人们对高速数据读写的需求与日俱增，而电池的容量却无法跟上通信技术前进的步伐，这种现象一直屡见不鲜。这并不是电池的问题，而是我们需要一种技术来使手机放大器变得更为强大。过去普遍采用普通的DC-DC转换器来控制手机电池电量流入不同的芯片。这包括将手机信号驱动回基站的功率放大器(PA)，对于2G和3G信号，由于峰均功率比(PAPR)相对较小，该功率放大器可以很好地工作。但随着技术从GSM发展到GPRS、WCDMA直至HSPA，PAPR也大幅升高。现在LTE或4G具有非常高的PAPR，极大影响了手机的耗电量。图1显示的是基于设备电池特定功率输入的典型PA输出随技术发展的变化。
图1.不同无线标准的PAPR演示：该图显示的是一个典型PA的电池输入功率(Pin)和输出功率之比。信号功率压缩随着不同的PA设计而异，但PAPR则保持不变。
DC-DC转换器在信号功率达到峰值时以线性方式吸收设备电池的电量，这种效率并不高。提高电能效率的一种方式是预测手机信号的峰值，然后仅向PA提供所需的电量。这种供电方式称为功率包络跟踪(ET)。图2显示的是ET方法。
图2. 当传输波形（以红色标示）的功率不为峰值时，ET供电方法（以蓝色标示）可减少电能的浪费。
在过去十年中，功率包络跟踪技术已经解决了基站的这一难题，不仅节省了功耗，还可防止过热，这是由于PA可以处理大约200W或更高的功率。现在，半导体技术已经发展到一定程度，DC-DC转换器可用于移动设备，可为PA提供所需的调制功率，这种技术出现得非常及时，因为LTE等4G技术正在不断地迫使人们提高PA的效率。现在我们如何测试这一新技术？以下是一个PA测试解决方案的测试流程概述。
ET测试的挑战
ET测试使得原本就非常复杂的系统变得更为复杂。采用ET技术的第一个挑战就是生成调制的供电电源，该电源需要高达2W的功率和数十兆赫兹的带宽。这些要求对于电源来说并不常见，因此许多PA制造商使用经改良的DC-DC转换器来执行功率调制。这些芯片可接受直流电源、用于控制放大器增益的包络波形以及用于控制芯片的一些数字线的输入。输出是一个高功率调制波形，用于提高待测放大器的放大功能。详见图3了解典型的RF PA测试设置，该设置已进行扩展，可支持ET。
图3. 图为RF PA测试的典型配置，可实现包络跟踪。
从测试和特征记述的角度来看，主要的挑战在于对执行ET所必需的不同仪器进行同步。最为重要的是，必须以最低程度的抖动同步RF信号发生器和基带任意波形发生器(AWG)。此外，它必须能够以次纳秒的精度偏移基带包络相对于RF波形的延迟。如果使用传统台式仪器，要实现这一程度的同步是非常困难的，而且还很有可能会涉及不同厂商的硬件，使应用软件变得更复杂。
NI简化了同步问题，并将软硬件集成到一个平台上，从而尽可能地使该流程变得简单明了。PXI背板（见图4）可用于路由机箱内实现同步所需的所有时钟和触发线，因而无需外部时钟和触发来路由网络。为了实现次纳秒级的同步和可重复性，采用NI-TCLK来协调多个模块化仪器间的时钟和触发分布。如需详细了解NI-TClk如何以低达20psrms的抖动来同步多个仪器，请阅读NI T-Clock技术用于模块化仪器定时和同步。
图4. 图为PXI Express背板以及时钟和触发原理图。
最后，NI的各种模块化仪器产品可用作为具有ET功能的RF PA测试设置的每一个组件。您也可将完整的PA测试系统集成到一个PXI机箱和统一的硬件驱动API集合，这可极大简化系统的集成和测试开发。
1. NI测试解决方案
硬件设置
如果要对标准PA测试解决方案进行改良以适应ET测试，必须在系统中添加AWG（见图3）。AWG必须能够驱动单端和差分，应用常见模式和微分直流偏移、可变增益设置以及灵活的时钟选项。NI PXIe-5451是一款可满足所有这些需求的400 MS/s双通道AWG。它还包含许多板载信号处理函数，其中包括用于脉冲整形和插值的脉冲响应(FIR)滤波、平坦度校正以及可减少软件预处理的数字上变频器。
在该应用中使用的RF信号发生器是6.6 GHz NI PXIe-5673E矢量信号发生器(VSG)，其带宽超过100 MHz。NI PXIe-5673E是由三个独立的模块组成：NI PXIe-5450任意波形发生器、NI PXIe-5652本地振荡器和NI PXIe-5611 I/Q矢量调制器。
图5. NI PXIe-5673E VSG的正面图展示了三个独立的模块。
图6显示的是验证VSG和AWG同步和重复性所使用的设置。NI PXIe-5673E VSG用于生成RF波形，NI PXIe-5451用于生成基带包络波形。NI PXIe-5154 1 GHz数字化仪用于同步验证，但也可使用任何具有足够高采样率和带宽的示波器。
图6. 该测试设置验证了AWG和VSG是同步的。
为了同步AWG和VSG，两个设备必须共享同一个10 MHz参考时钟。参考时钟的来源可以是NI PXI 10 MHz背板时钟，也可以是外部提供的10 MHz时钟。
软件
图7显示的是生成实现ET所需的RF和包络波形所必需的软件步骤。要生成的LTE波形可使用NI LTE工具包来创建，或从文件中读取。然后便可计算包络波形，包络波形是LTE波形的一个函数。您也许还希望进行一些额外的信号处理，比如数字预失真或其他滤波操作来优化用于ET的波形。可对VSG进行配置来生成LTE波形，NI PXIe-5451的配置与NI PXIe-5673E VSG中的NI PXIe-5450 AWG相似（见图5）。接着包络波形便可相对RF波形进行时移，并与用于控制波形生成的硬件脚本一起写入到板载内存中。（查看下面关于“波形生成延迟实现”的内容，了解包络波形时移算法。）最后，多个设备可通过TClk来进行同步和初始化。
图7. 图为生成ET所需的RF和包络波形所必需的软件流程简图。
同步基带包络发生器和RF信号发生器所需的软件相对简单。VSG和AWG共享同一参考时钟后，NI-TClk便可用于同步环节。此时，对AWG和VSG生成的波形进行相位锁定，两个波形之间存在可重复延迟。该延迟是由于NI-TClk没有计算NI PXIe-5450 AWG到NI PXIe-5611 I/Q调制器之间的模拟路径而产生的（详见图5）。由于该延迟为常数，因此可通过设置AWG相对于VSG的延迟来进行消除。对于许多ET应用，AWG相对于VSG的延迟（或VSG相对于AWG的延迟）对于找到延迟优化设备性能至关重要。该延迟必须是可重复的，且具有最低程度的抖动，这是因为就算延迟只偏离最佳值几纳秒，也会使设备的线性度减少若干个dB。
波形生成延迟实现
记住：VSG和AWG之间的延迟控制对于ET芯片测试和特性记述是至关重要的。该延迟可通过在硬件中添加等待采样和偏移采样时钟或通过在软件中使用DSP来实现。虽然在硬件中可实现该延迟，但是它需要ET波形重新采样至200 MHz才能指定纳秒级分辨率的延迟。由于并非每个用户都能够对波形进行重新采样，因此我们更倾向于在软件中实现延迟。
软件延迟算法采用的是离散傅里叶变换(DFT)时移定理，该定理是指通过nd次采样来延迟周期时域波形，其DFT将会以系数
变化,其中k是离散频率指数。
您还可使用该结果通过x[n]次采样来延迟nd，操作步骤如下：
1. 取x[n]中的N个点，得到X[k]，0≤k≤N-1
2. X[k]乘以，0≤k≤N-1
3. 将得到的结果进行离散傅里叶逆变换
2. 结果
在NI LabVIEW系统设计软件和ANSI C中均附有用于同步波形并可让用户能够实现一个波形相对另一个波形的皮秒级分辨率延迟的范例代码。项目范例位于本文结尾处。图9 显示的是使用NI PXIe-5154 1 GHz数字化仪进行数据采样的LabVIEW采样代码的典型结果。在本范例中，基带包络信号仅为经换算的LTE波形幅度。从图中我们可以看出基带包络与RF波形是一致的。
图9. RF LTE波形与基带包络
图10显示的是LabVIEW ET演示操作的前面板界面。除了一些标准的硬件资源控件外，还有其他一些参数也值得说明一下。首先是波形IQ率。本操作演示中，假定RF和包络波形均以相同的速率采样，速率可以是任意值。之前我们讨论的，如果要以任意量延迟包络和RF波形，两个波形均要以200 MHz的频率重新采样。第二个重要参量是是AWG相对VSG的延迟控件。控件实际上用于控制包络相对于RF波形的延迟，可通过输入负值来控制RF波形相对于包络的延迟。
从图9的RF和包络波形中,我们很难确定精度为纳秒级的波形延迟是否与预期一致。图10中的波形图显示的是一个RF和包络波形范例导出的数字化标记事件。使用标尺，可以看到，RF波形相对于包络延迟了7 ns，这主要是由于NI PXIe-5611上变频器的路径延迟和电缆长度差异。如果要使两个波形完全重叠，则AWG相对于VSG控件应设置为7 ns，如图11所示。
图10. LabVIEW ET演示操作前面板: 标记事件从VSG和AWG中导出。使用标尺，可以看到RF波形相对于AWG延迟了7 ns。
图11. RF波形和包络波形之间的7 ns延迟可通过延迟AWG 7 ns进行补偿。
使用传统的直流电源会消耗大量的电能，这使得对于LTE功率放大器而言，ET性能就变得至关重要。虽然该技术有望显着提高PA效率，但是修改现有测试和特性记述设置来适应ET是一件非常困难且成本不菲的挑战。借助NI平台和本文提供的采样代码，您可以对现有NI PXI功率放大器测试站进行改进，以支持ET，且所花费的成本和时间远低于传统台式设备所要求的。
来源：NI供稿
0
