信号完整性仿真软件
21ic 2024-02-21

针对目前高速电路发展带来的信号完整性问题,在分析信号完整性要求的基础上,借助HyperLynx仿真软件,通过器件IBIS模型,对基于EP2C8和TMS320F2812组成的系统进行信号完整性分析和仿真。基于反射原理来介绍减少反射的端接方法,利用大量的板前和板后仿真对设计方案进行反复验证。研究结果表明,HyperLynx可以解决该系统信号完整性方面存在的诸多问题,仿真结果给实际工程提供了借鉴。

随着高速电路的不断发展,时钟频率早已进入吉赫兹时代,电路板尺寸的减小、设备集成度的提高,使得信号完整性问题变得越来越重要。当时钟频率超过100 MHz时,如果不满足系统的信号完整性要求,可能导致系统工作不稳定,同时也会带来EMC问题。随着FPGA和DSP处理速度的提高,带来的信号完整性问题日益严重,这需要电子工程师重点考虑。

目前,有很大一部分文章从理论上分析信号完整性,而从实际应用方面分析的文章较少。基于此,本文主要研究通过对EP2C8和TMS320F2 812组成的系统所涉及的仿真问题进行了分析和研究,通过对关键信号线的仿真来分析系统的信号完整性。

1 HyperLynx软件

HyperLynx是Mentor Graphics公司推出的高速仿真工具,从内容上可分为信号完整性仿真(SI)、电源完整性仿真(PI)和电磁兼容性仿真(EMC);从结构上可分为板前仿真(LineSim)和板后仿真(BoardSim)。为了保证PCB设计的成功率,在设计前遵守一些良好的设计规则很重要。HyperLynx软件则提供了一个验证设计方法和检测PCB性能的环境,这将会提高工作效率。

2 面向系统的信号完整性仿真分析

2.1 系统构成和关键信号

由于系统信号线众多,如果全部对它们进行仿真,将会花费很大的时间,只需对茨键信号仿真。根据器件上升沿、工作频率、走线长度、时钟信号等作为划分关键信号的条件。明确了高速信号有TMS320F2812和EP2C8的通信端口、时钟网络、EP2C8数据接收端等。这些高速信号易受干扰同时又容易干扰其他网络,需要着重考虑这些信号线的设计。通过HyperLynx的仿真可以优化这些走线,找到合适的设计方法。

2.2 系统板层设计

在对系统仿真前,需要确定PCB叠层数、走线特性阻抗等,这是系统进行信号完整性仿真的基础。

3 LineSim仿真

LineSim可以在布局布线前对所设计的方案进行仿真,将仿真的结果作为实际布线的约束条件,在初期预测和消除信号完整性问题。

3.1 高速信号线端接仿真

信号反射的原因是信号沿导线传播所受到的瞬态阻抗发生变化时,则一部分信号将被反射,另一部分发生失真并继续传播下去,这将导致波形的边沿处发生振铃现象。一般要求过冲幅值限定在150 mV左右,否则会造成EMC问题。典型的端接方式包括:源端串联端接;远端并联端接;远端戴维南端接;远端RC端接。其中源端串联端接使用器件少并且效果好,因此该系统采用源端串联端接方案。

由于EP2C8采用20 MHz独立的有源时钟,因此在仿真时只需考虑EP2C8的CLK。若将有源晶振的输出直接和EP2C8相连,则LineSim仿真的结果如图3(a)所示,信号边沿处有振铃现象,电压过冲幅值3.629 V,下冲值为-450.2 mV,超过了过冲幅值范围。当采用一个阻值为50 Ω源端串联电阻时,SI仿真的结果如图3(b)所示,接收端接收到的时钟信号在跳变处无振铃现象,抑制信号反射的效果很好。

声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
  • 相关技术文库
  • 硬件
  • 原理图
  • 信号完整性
  • EMI
下载排行榜
更多
评测报告
更多
EE直播间
更多
广告