数字电路常见术语:高阻态,三态门
mouser 2021-02-18

高阻态

高阻态这是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,取决于它后面接的电路。

高阻态的实质:电路分析时高阻态可做开路理解。你可以把它看作输出(输入)电阻非常大。他的极限可以认为悬空。也就是说理论上高阻态不是悬空,它对地或对电源电阻极大。而实际应用上与引脚的悬空几乎是一样的。

高阻态的意义:当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空(没有电流流动),其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制 。

典型应用:

在总线连接的结构上。总线上挂有多个设备,设备于总线以高阻的形式连接。这样在设备不占用总线时自动释放总线,以方便其他设备获得总线的使用权。

大部分单片机I/O使用时都可以设置为高阻输入。高阻输入可以认为输入电阻是无穷大的,认为I/O对前级影响极小,而且不产生电流(不衰减),而且在一定程度上也增加了芯片的抗电压冲击能力。

高阻态常用表示方法:高阻态常用字母 Z 表示。

三态门

“”图1 三态门逻辑符号

三态门,是指逻辑门的输出除有高、低电平两种状态外,还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态(电阻很大,相当于开路)。 三态门都有一个EN控制使能端,来控制门电路的通断。 可以具备这三种状态的器件就叫做三态(门,总线,......)。

计算机里面用 1和0表示是,非两种逻辑,但是,有时候,这是不够的, 比如说,他不够富有,但是他也不一定穷啊;她不漂亮,但也不一定丑啊,处于这两个极端的中间,就用那个既不是+ 也不是-的中间态表示,叫做高阻态。 高电平,低电平可以由内部电路拉高和拉低。而高阻态时引脚对地电阻无穷,此时读引脚电平时可以读到真实的电平值。高阻态的重要作用之一就是I/O(输入/输出)口在输入时读入外部电平用。

高阻态相当于该门和它连接的电路处于断开的状态。(因为实际电路中你不可能去断开它,所以设置这样一个状态使它处于断开状态)。三态门是一种扩展逻辑功能的输出级,也是一种控制开关。主要是用于总线的连接,因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件,每个器件通过OE/CE之类的信号选通。如器件没有选通的话它就处于高阻态,相当于没有接在总线上,不影响其它器件的工作。

如果你的设备端口要挂在一个总线上,必须通过三态缓冲器。因为在一个总线上同时只能有一个端口作输出,这时其他端口必须在高阻态,同时可以输入这个输出端口的数据。所以你还需要有总线控制管理, 访问到哪个端口,那个端口的三态缓冲器才可以转入输出状态,这是典型的三态门应用。 如果在线上没有两个以上的输出设备, 当然用不到三态门,而线或逻辑又另当别论了。

“”图2 三态门构成单向总线 
声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
热门推荐
  • 相关技术文库
  • 硬件
  • 原理图
  • 信号完整性
  • EMI
  • 数电中逻辑电路,复位,处理信号的一些疑问

    1、什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么?  同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。  电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作,而异步电路不使用时钟

    02-23
  • 电源系统设计:电源完整性、信号完整性和电磁兼容

    在高度集成的电子产品中,电源系统的设计占到了设计工作量的50%左右;对于复杂的FPGA类型的产品应用,在电路中常常会达到15~30路不同的电源。 电源完整性的目的就是给系统提供持续、稳定、干净的电源,保证系统稳定的工作。在数字系统中,使信号完整性满足系

    02-20
  • 用MOS管实现的防电源反接电路

      一、电路介绍   使用MOS管实现的防电源反接电路,在电源正确接入时,电源正常对负载供电。 在电源正负极反接时,断开负载电路,从而保护负载。 下面讲解使用“P型”MOS管的防电源反接电路。   二、电路分析(以Vin = 5V为例)   1、电源正确接入时   电源正

    02-19
  • 电容10uf和0.1uf并联使用,这大小和个数是怎么算的?

    在对某一设计的部分电路进行傍路,双通道(大电容 小电容)或是多通道(三个以上的小电容组成,一般在dsp上用的比效多,目的是使频率特性更好。)在电容的接地端,(地线的宽与乍会引起频率的特性),例如在ccd的layout中的bypass,要量电容的接地端的纹波。这就指

    02-19
  • 产品电磁兼容设计怎么进行?

    1、为什么要对产品做电磁兼容设计? 答:满足产品功能要求、减少调试时间,使产品满足电磁兼容标准的要求,使产品不会对系统中的其它设备产生电磁干扰。 2、对产品做电磁兼容设计可以从哪几个方面进行? 答:电路设计(包括器件选择)、软件设计、线路板设计

    02-18
  • 低通滤波器设计的比较

    1、两种滤波器都是数字滤波器。根据冲激响应的不同,将数字滤波器分为有限冲激响应(FIR)滤波器和无限冲激响应(IIR)滤波器。对于FIR滤波器,冲激响应在有限时间内衰减为零,其输出仅取决于当前和过去的输入信号值。对于IIR滤波器,冲激响应理论上应会无限

    02-18
  • 高速数据速率系统信号完整性基础知识和关键问题

    信号完整性是许多设计人员在高速数字电路设计中涉及的主要主题之一。信号完整性涉及数字信号波形的质量下降和时序误差,因为信号从发射器传输到接收器会通过封装结构、PCB走线、通孔、柔性电缆和连接器等互连路径。 当今的高速总线设计如LpDDR4x、USB 3.2 Gen

    02-18
  • 开发总结信号隔离与电源隔离

    第一部分  信号隔离 模拟信号的隔离是非常头疼的,有时候不得不需要隔离。大部分基于以下需要: 1.隔离干扰源; 2.分隔高电压。 隔离数字信号的办法很多,隔离模拟信号的办法却没有想象的那么多,关键是隔离的成本,比想象的都要高出许多。特别是要求精确测量

    02-10
  • 电路中0.1UF和10UF电容有什么用?怎么用?

    在对某一设计的部分电路进行傍路,双通道(大电容 小电容)或是多通道(三个以上的小电容组成,一般在dsp上用的比效多,目的是使频率特性更好。)在电容的接地端,(地线的宽与乍会引起频率的特性),例如在ccd的layout中的bypass,要量电容的接地端的纹波。这就指

    02-05
  • 晶振电源电路及PCB设计要点

    原理图设计要点: (1)、晶振电源去耦非常重要,建议加磁珠,去耦电容选两到三个,容值递减。 (2)、时钟输出管脚加匹配,具体匹配阻值,可根据测试结果而定。 (3)、预留的电容C1,容值要小,构成了一级低通滤波,电阻、电容的选择,根据具体测试结果而定。 PCB

    02-05
  • 耦合、退耦、电容那些事儿

    耦合指信号由第一级向第二级传递的过程,一般不加注明时往往是指交流耦合。 退耦是指对电源采取进一步的滤波措施,去除两级间信号通过电源互相干扰的影响。耦合常数是指耦合电容值与第二级输入阻抗值乘积对应的时间常数。 退耦有三个目的 1、将电源中的高频纹

    02-05
  • 大功率开关电源电路中整流二极管保护

    二极管的单向导电不是绝对的,也就是说不管什么类型的二极管它的工作频率都有一个上限,一旦超过这个值它将彻底失去单向导电性而相当于一根导线,因为它的结电容在频率很高的时候容抗近乎为零,这时候二极管就将彻底失去它的作用了。 二极管只要存在结电容就

    02-02
下载排行榜
更多
广告