TTL逻辑门与普通逻辑门的区别在哪里
mouser 2020-11-20

一.TTL

TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源.

1.输出高电平Uoh和输出低电平Uol

Uoh≥2.4V,Uol≤0.4V

2.输入高电平和输入低电平

Uih≥2.0V,Uil≤0.8V

二.CMOS

CMOS电路是电压控制器件,输入电阻极大,对于干扰信号十分敏感,因此不用的输入端不应开路,接到地或者电源上.CMOS电路的优点是噪声容限较宽,静态功耗很小.

1.输出高电平Uoh和输出低电平Uol
Uoh≈VCC,Uol≈GND

2.输入高电平Uoh和输入低电平Uol
Uih≥0.7VCC,Uil≤0.2VCC (VCC为电源电压,GND为地)

从上面可以看出:

在 同样5V电源电压情况下,COMS电路可以直接驱动TTL,因为CMOS的输出高电平大于2.0V,输出低电平小于0.8V;而TTL电路则不能直接驱动 CMOS电路,TTL的输出高电平为大于2.4V,如果落在2.4V~3.5V之间,则CMOS电路就不能检测到高电平,低电平小于0.4V满足要求,所 以在TTL电路驱动COMS电路时需要加上拉电阻.如果出现不同电压电源的情况,也可以通过上面的方法进行判断.

如果电路中出现3.3V的COMS电路去驱动5V CMOS电路的情况,如3.3V单片机去驱动74HC,这种情况有以下几种方法解决,最简单的就是直接将74HC换成74HCT(74系列的输入输出在下面有介绍)的芯片,因为3.3V CMOS 可以直接驱动5V的TTL电路;或者加电压转换芯片;还有就是把单片机的I/O口设为开漏,然后加上拉电阻到5V,这种情况下得根据实际情况调整电阻的大小,以保证信号的上升沿时间.

三.74系列简介

74系列可以说是我们平时接触的最多的芯片,74系列中分为很多种,而我们平时用得最多的应该是以下几种:74LS,74HC,74HCT这三种,这三种系列在电平方面的区别如下:

74LS TTL电平 TTL电平
74HC COMS电平 COMS电平
74HCT TTL电平 COMS电平

TTL和CMOS电平

1、TTL电平(什么是TTL电平):

输出高电平>2.4V,输出低电平=2.0V,输入低电平 Vih,输入低电平 Vih > Vt > Vil > Vol

6:Ioh:逻辑门输出为高电平时的负载电流(为拉电流).
7:Iol:逻辑门输出为低电平时的负载电流(为灌电流).
8:Iih:逻辑门输入为高电平时的电流(为灌电流).
9:Iil:逻辑门输入为低电平时的电流(为拉电流).

门电路输出极在集成单元内不接负载电阻而直接引出作为输出端,这种形式的门称为开路门.开路的TTL、CMOS、ECL门分别称为集电极开路(OC)、漏极开路(OD)、发射极开路(OE),使用时应审查是否接上拉电阻(OC、OD门)或下拉电阻(OE门),以及电阻阻值是否合适.对于集电极开路(OC)门,其上拉电阻阻值RL应满足下面条件:
(1):RL (2):RL > (VCC-Vol)/(Iol+m*Iil)

其中n:线与的开路门数;m:被驱动的输入端数.

10:常用的逻辑电平

·逻辑电平:有TTL、CMOS、LVTTL、ECL、PECL、GTL;RS232、RS422、LVDS等.
·其中TTL和CMOS的逻辑电平按典型电压可分为四类:5V系列(5V TTL和5V CMOS)、3.3V系列,2.5V系列和1.8V系列.
·5V TTL和5V CMOS逻辑电平是通用的逻辑电平.
·3.3V及以下的逻辑电平被称为低电压逻辑电平,常用的为LVTTL电平.
·低电压的逻辑电平还有2.5V和1.8V两种.
·ECL/PECL和LVDS是差分输入输出.
·RS-422/485和RS-232是串口的接口标准,RS-422/485是差分输入输出,RS-232是单端输入输出.

OC门,又称集电极开路(漏极开路)与非门门电路,Open Collector(Open Drain).

为什么引入OC门?

实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上,将这些与非门上的数据(状态电平)用同一条导线输送出去.因此,需要一种新的与非门电路--OC门来实现“线与逻辑”.

OC门主要用于3个方面:

1、实现与或非逻辑,用做电平转换,用做驱动器.由于OC门电路的输出管的集电极悬空,使用时需外接一个上拉电阻 Rp到电源VCC.OC门使用上拉电阻以输出高电平,此外为了加大输出引脚的驱动能力,上拉电阻阻值的选择原则,从降低功耗及芯片的灌电流能力考虑应当足 够大;从确保足够的驱动电流考虑应当足够小.

2、线与逻辑,即两个输出端(包括两个以上)直接互连就可以实现“AND”的逻辑功能.在总线传输等实际应用中需要多个门 的输出端并联连接使用,而一般TTL门输出端并不能直接并接使用,否则这些门的输出管之间由于低阻抗形成很大的短路电流(灌电流),而烧坏器件.在硬件 上,可用OC门或三态门(ST门)来实现. 用OC门实现线与,应同时在输出端口应加一个上拉电阻.

3、三态门(ST门)主要用在应用于多个门输出共享数据总线,为避免多个门输出同时占用数据总线,这些门的使能信号 (EN)中只允许有一个为有效电平(如高电平),由于三态门的输出是推拉式的低阻输出,且不需接上拉(负载)电阻,所以开关速度比OC门快,常用三态门作 为输出缓冲器.

什么是OC、OD?

集电极开路门(集电极开路 OC 或漏极开路 OD)

Open-Drain是漏极开路输出的意思,相当于集电极开路(Open-Collector)输出,即TTL中的集电极开路(OC)输出.一般用于线或、线与,也有的用于电流驱动.

Open-Drain是对MOS管而言,Open-Collector是对双极型管而言,在用法上没啥区别.

开漏形式的电路有以下几个特点:

a. 利用外部电路的驱动能力,减少IC内部的驱动. 或驱动比芯片电源电压高的负载.

b.可以将多个开漏输出的Pin,连接到一条线上.通过一只上拉电阻,在不增加任何器件的情况下,形成“与逻辑”关系.这也是I2C,SMBus等总线判 断总线占用状态的原理.如果作为图腾输出必须接上拉电阻.接容性负载时,下降延是芯片内的晶体管,是有源驱动,速度较快;上升延是无源的外接电阻,速度 慢.如果要求速度高电阻选择要小,功耗会大.所以负载电阻的选择要兼顾功耗和速度.

c. 可以利用改变上拉电源的电压,改变传输电平.例如加上上拉电阻就可以提供TTL/CMOS电平输出等.

d. 开漏Pin不连接外部的上拉电阻,则只能输出低电平.一般来说,开漏是用来连接不同电平的器件,匹配电平用的.

正常的CMOS输出级是上、下两个管子,把上面的管子去掉就是OPEN-DRAIN了.这种输出的主要目的有两个:电平转换和线与.

由于漏级开路,所以后级电路必须接一上拉电阻,上拉电阻的电源电压就可以决定输出电平.这样你就可以进行任意电平的转换了.

线与功能主要用于有多个电路对同一信号进行拉低操作的场合,如果本电路不想拉低,就输出高电平,因为OPEN-DRAIN上面的管子被拿掉,高电平是靠外接的上拉电阻实现的.(而正常的CMOS输出级,如果出现一个输出为高另外一个为低时,等于电源短路.)

OPEN-DRAIN提供了灵活的输出方式,但是也有其弱点,就是带来上升沿的延时.因为上升沿是通过外接上拉无源电阻对负载充电,所以当电阻选择小时延时就小,但功耗大;反之延时大功耗小.所以如果对延时有要求,则建议用下降沿输出。

本文转载自
转载地址:
声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有,如涉及侵权,请联系小编进行处理。

声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
热门推荐
  • 相关技术文库
  • 硬件
  • 原理图
  • 信号完整性
  • EMI
  • 5G下载速率低,是功率设置过大导致的?

    一、【问题现象】 单站工程师单验时,发现速率异常。RSRP=-37,Sinr=22,RANK3,MCS23, grantcount为1600,说明空口质量良好,但是NR MAC Throughput DL只有567Mbt/s 。 二、【问题分析】 前台工程师松子向项目经理扳手反馈,扳手安排后台工程师熊猫检查相关

    10-09
  • 电磁兼容设计58个常见问题!

    1. 为什么要对产品做电磁兼容设计? 答:满足产品功能要求、减少调试时间,使产品满足电磁兼容标准的要求,使产品不会对系统中的其它设备产生电磁干扰或影响周边电磁干扰环境。 2. 对产品做电磁兼容设计可以从哪几个方面进行? 答:电路设计(包括器件选择)

    09-11
  • 万字详细图文剖析电源PCB布板与EMC的关系

    导读:说起开关电源的难点问题,PCB布板问题不算很大难点,但若是要布出一个精良PCB板一定是开关电源的难点之一(PCB设计不好,可能会导致无论怎么调试参数都调试布出来的情况,这么说并非危言耸听)原因是PCB布板时考虑的因素还是很多的,如:电气性能,工艺

    09-11
  • 如何避免现场设备系统损坏或丢数据?

    记录数据的可靠性,通常只考虑到突然掉电、写入不完全等,往往忽略了存储器件的使用寿命。存储器件的擦除次数寿命是行业公认的客观事实,工程师只能尽量的符合器件使用规范,以免过快损耗擦写寿命。 Nand-Flash/eMMC(带有Flash控制器的Nand-Flash)作为一种

    09-10
  • 9 种高速电路信号完整性测试方法,你都Get了吗?

    信号完整性设计在产品开发中越来越受到重视,而信号完整性的测试手段种类繁多,有频域,也有时域的,还有一些综合性的手段,比如误码测试。 这些手段并非任何情况下都适合使用,都存在这样那样的局限性,合适选用,可以做到事半功倍,避免走弯路。本文对各种

    09-10
  • 开启高效阅读全英文数据手册的正确姿势

    全英文的数据手册少则十几页,多则上百页的也有的,加上我们又是如此的爱国(英文水平差的借口),所以在阅读全英文数据手册的时候,根本做不到面面俱到,当然也是完全没有必要的,学会善用Ctrl+F搜索关键词,按需所取,阅读我们关注的部分即可。 我以一个DC-

    09-16
  • 30条PCB布局心得

    画板总是画不理想,很困惑? 1、滤波电容要尽量与芯片电源近,振荡器也是,在振荡器前端放电阻; 2、改变电路板大小在Design的Board Shape里; 3、画完电路板大小后,在Mechanical1层用10mil线画板框(国内部分工程师喜欢用禁止布线层即KeepOut-Layer层)P+L

    09-17
  • 干货|高人图解高速电路PCB回流路径

    回流的基本概念 数字电路的原理图中,数字信号的传播是从一个逻辑门向另一个逻辑门,信号通过导线从输出端送到接收端,看起来似乎是单向流动的,许多数字工程师因此认为回路通路是不相关的,毕竟,驱动器和接收器都指定为电压模式器件,为什么还要考虑电流呢

    09-01
  • CMOS器件输入管脚不能悬空?硬件调试记录

    前言 最近在调试一块板卡时,发现了一个奇怪的问题,一款反相器——CD4049出现异常发热现象。虽然板卡已经做过温箱老化试验了,即在60度恒温条件下最大功率运行24小时,运行还算正常。但是一次偶然的机会,使用热成像仪测量板卡上的发热点时,发现这颗CD4049

    08-24
  • PCB设计中,3W原则、20H原则和五五原则

    3W原则 在PCB设计中为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持大部分电场不互相干扰,这就是3W规则。 3W原则是指多个高速信号线长距离走线的时候,其间距应该遵循3W原则,例如时钟线,差分线,视频、音频信号线,复位信号

    08-24
  • EMC磁珠滤波原理,非常简单!

                在产品数字电路EMC设计过程中,我们常常会使用到磁珠,那么磁珠滤波的原理以及如何使用呢?  铁氧体材料是铁镁合金或铁镍合金,这种材料具有很高的导磁率,他可以是电感的线圈绕组之间在高频高阻的情况下产生的电容最小。铁氧体材料通常在高频情

    08-25
下载排行榜
更多
广告