什么是LowKCu工艺?
版图设计LayoutArt 2024-05-24

TSMC65nm工艺Design Rule的Back-End Features部分,可以看到Low K(<3.0) inter-metal dielectric for thin metal的描述,这里的Low K是什么?

随着集成电路的不断发展,工艺节点越来越小,金属互连线走线密度增加,宽度及间距越来越小,金属连线的电阻,电容引起的RC寄生问题越来越严重,严重影响了电路及器件的速度。

图1[1]

由于金属互连线引起的RC延迟问题,先进节点工艺使用Cu作为互连线,用LowK(低介电常数)材料作为金属层间的绝缘层,这就是LowK Cu工艺。

为了减少互连线引起的延迟问题,需要减少RC,可以通过降低R和C入手[2]

如何降低电阻R?根据电阻相关公式:

R = ρL/A

ρ是导线材料的电阻率,L是电流方向的导线长度,A是与电流方向垂直的导线截面积。对于一段确定长度和横截面的金属互连线来说,L和A是固定的,那么降低R的最有效方法是减少电阻率ρ。

为了减少电阻率ρ,随着工艺节点的发展,金属互连线从最开始的Al,到AlCu,再到Cu。

那么如何降低C呢?根据电容相关公式:

C = kA/d

k是材料的介电常数,A是导线之间的正对面积,d是导线之间的距离。对于两段确定了厚度,宽度,长度及间距的金属互连线,A和d是固定的,降低C的有效办法是降低k,采用low K的绝缘材料作为导线之间的隔离材料。

其发展趋势就是介电常数不断降低[2]

二氧化硅的k值在4.2左右,通常通过掺杂其他元素以降低k值[2]

从TSMC的MT Form文件中可以知道,TSMC0.18um工艺的介质材料是FSG(Fluorosilicate Glass,氟硅酸盐玻璃)。

FSG是一种掺氟的硅酸盐玻璃,主要优点是它的介电常数较低(约3.6),比未掺杂氟的硅酸盐玻璃的介电常数(约4.0)低,因此FSG常常用作互连层的介电材料,用来降低互连电容,从而降低RC延时,提高芯片性能[3]

更进一步地,通过引入碳原子在介电材料也可以降低k值。其一是采用化学气相沉积(CVD)的方法在生长二氧化硅的过程中引入甲基(-CH3),从而形成松散的SiOC:H薄膜,也称CDO(碳掺杂的氧化硅),其介电常数在3.0左右。其二是采用旋压方法(spin-on)将有机聚合物作为绝缘材料用于集成电路工艺。这种方法兼顾了形成低极性网络和高空隙密度两大特点,因而其介电常数可以降到2.6以下[2]同传统的氧化硅薄膜相比,低k薄膜在机械强度、热稳定性和与其他工艺衔接等方面有很多问题,给工艺技术带来了很大挑战[2]

参考资料:

[1]《图解入门 半导体制造工艺基础精讲(原书第4版)[日] 佐藤淳一 著

[2]《纳米集成电路制造工艺》(第2版)张汝京 等[3] Tom聊芯片智造,104|CVD中的PSG,BPSG,FSG分别是什么?https://www.bilibili.com/read/cv25137844/

欢迎加入星球,一起成长进步。

查看知识星球“版图设计LayoutArt”的方法,扫描下方二维码。



本文由JK_chenwen原创,欢迎分享,转载请注明出处!

微信号:JK_LayoutArt



声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
  • 相关技术文库
  • 封装
  • 工艺
  • 光刻
  • SMT
下载排行榜
更多
评测报告
更多
EE直播间
更多
广告