标签: 高频电路

在电子电路设计中，经常会用到0欧姆电阻器（Zero Ohm Resistor），有时也称之为跳线电阻（Zero Ohm Jumper）或跨接电阻。作为一种特殊电阻器，0欧姆电阻的阻值近乎为零，寄生电感比过孔（via）还要小，可防止高频电路产生干扰，在大规模生产中的安装成本比跳线低，因此在BOM表中的用量也不少。 电气性能 0欧姆电阻的阻值并非真正为零，只是针对相关应用电路起到了“0欧姆”作用而已。 铜带型跳线电阻器电气性能 相对常规电阻器而言，0欧姆电阻的阻值很小，厚膜型通常为mΩ级，铜带型的最大阻值不超过0.0002Ω。 例如，RCWPM系列厚膜型片式零欧姆电阻器的最大阻值为20mΩ、25mΩ、30mΩ、35mΩ，其电阻体采用金属合金，基体为96%氧化铝，工作温度范围为-65°C to +150°C。 WSL...9系列铜带型跳线电阻器的最大阻值为0.0002Ω，感抗小于2nH，最大电流为200A，工作温度范围为-65°C to +170°C，温度系数为3900ppm/°C。 厚膜型片式零欧姆电阻器性能 在封装上，0欧姆电阻于普通电阻器没有区别，一样采用标准封装规格，如0201、0402、0603、0805、1206、2010、2512等。 主要用途 用0欧姆电阻取代跳线，不仅防止了天线式高频干扰，还极大提高了电子工程师的PCB布线灵活性。电子电路中，0欧姆电阻器的一些主要应用如下： 1. 取代跳线使用，避免用跳针造成的高频干扰（成为天线）。 2. 匹配电路参数不确定时以0欧姆代替，实际调试时确定参数，再以具体数值的元件代替。 3. 用来精确测量耗电。0欧姆电阻阻值很小，消耗很小，这样方便测耗电流，特别是大电流的测量。 4. PCB布线时采用0欧姆电阻，可使设计更加灵活，充分发挥设计师的技能。 5. 在高频信号下充当电感或电容，以解决等EMC问题。 6. 用于单点接地。数字和模拟等混合电路往往要求两个地分开，并且单点连接。用一个0欧电阻连接这两个地，而不是直接连在一起，这样地线被分成了两个网络，有利于接地电路的布线。 7.配置电路。一般产品上不要出现跳线和拨码开关。有时用户会乱动设置，易引起误会，为了减少维护费用，应用0欧电阻代替跳线等焊在PCB上。 有趣的是，0欧姆电阻器通常不提供阻值偏差，数据表只提供标称阻值和最大阻值。如果电路需要，0欧姆电阻也可以制作成电阻网络，以优化PCB布线和提高电路的电气性能。

　　高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须，也是降低干扰的有效手段。在PCB Layout阶段，合理的选择一定层数的印制板尺寸，能充分利用中间层来设置屏蔽，更好地实现就近接地，并有效地降低寄生电感和缩短信号的传输长度，同时还能大幅度地降低信号的交叉干扰等，所有这些方法都对高频电路的可靠性有利。同种材料时，四层板要比双面板的噪声低20dB。但是，同时也存在一个问题，PCB半层数越高，制造工艺越复杂，单位成本也就越高，这就要求在进行PCB Layout时，除了选择合适的层数的PCB板，还需要进行合理的元器件布局规划，并采用正确的布线规则来完成设计。 　　1、高频电路器件管脚间的引线层间交替越少越好 　　所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔（Via）越少越好。一个过孔可带来约0.5pF的分布电容，减少过孔数能显着提高速度和减少数据出错的可能性。 　　2、高频电路器件管脚间的引线越短越好 　　信号的辐射强度是和信号线的走线长度成正比的，高频的信号引线越长，它就越容易耦合到靠近它的元器件上去，所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。 　　3、高速电子器件管脚间的引线弯折越少越好 　　高频电路布线的引线最好采用全直线，需要转折，可用45度折线或者圆弧转折，这种要求在低频电路中仅仅用于提高铜箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对外的发射和相互间的耦合。 　　4、注意信号线近距离平行走线引入的“串扰” 　　高频电路布线要注意信号线近距离平行走线所引入的“串扰”，串扰是指没有直接连接的信号线之间的耦合现象。由于高频信号沿着传输线是以电磁波的形式传输的，信号线会起到天线的作用，电磁场的能量会在传输线的周围发射，信号之间由于电磁场的相互耦合而产生的不期望的噪声信号称为串扰（Crosstalk）。PCB板层的参数、信号线的间距、驱动端和接收端的电气特性以及信号线端接方式对串扰都有一定的影响。所以为了减少高频信号的串扰，在布线的时候要求尽可能的做到以下几点： 　　（1）在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线或地平面，可以起到隔离的作用而减少串扰； 　　（2）当信号线周围的空间本身就存在时变的电磁场时，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅减少干扰； 　　（3）在布线空间许可的前提下，加大相邻信号线间的间距，减小信号线的平行长度，时钟线尽量与关键信号线垂直而不要平行； 　　（4）如果同一层内的平行走线几乎无法避免，在相邻两个层，走线的方向务必却为相互垂直； 　　（5）在数字电路中，通常的时钟信号都是边沿变化快的信号，对外串扰大。所以在设计中，时钟线宜用地线包围起来并多打地线孔来减少分布电容，从而减少串扰； 　　（6）对高频信号时钟尽量使用低电压差分时钟信号并包地方式，需要注意包地打孔的完整性； 　　（7）闲置不用的输入端不要悬空，而是将其接地或接电源（电源在高频信号回路中也是地），因为悬空的线有可能等效于发射天线，接地就能抑制发射。实践证明，用这种办法消除串扰有时能立即见效。 　　5、高频数字信号的地线和模拟信号地线做隔离 　　模拟地线、数字地线等接往公共地线时要用高频扼流磁珠连接或者直接隔离并选择合适的地方单点互联。高频数字信号的地线的地电位一般是不一致的，两者直接常常存在一定的电压差，而且，高频数字信号的地线还常常带有非常丰富的高频信号的谐波分量，当直接连接数字信号地线和模拟信号地线时，高频信号的谐波就会通过地线耦合的方式对模拟信号进行干扰。所以通常情况下，对高频数字信号的地线和模拟信号的地线是要做隔离的，可以采用在合适位置单点互联的方式，或者采用高频扼流磁珠互联的方式。 　　6、集成电路块的电源引脚增加高频退藕电容 　　每个集成电路块的电源引脚就近增一个高频退藕电容。增加电源引脚的高频退藕电容，可以有效地抑制电源引脚上的高频谐波形成干扰。 　　7、避免走线形成的环路 　　各类高频信号走线尽量不要形成环路，若无法避免则应使环路面积尽量小。 　　8、必须保证良好的信号阻抗匹配 　　信号在传输的过程中，当阻抗不匹配的时候，信号就会在传输通道中发生信号的反射，反射会使合成信号形成过冲，导致信号在逻辑门限附近波动。 　　消除反射的根本办法是使传输信号的阻抗良好匹配，由于负载阻抗与传输线的特性阻抗相差越大反射也越大，所以应尽可能使信号传输线的特性阻抗与负载阻抗相等。同时还要注意PCB上的传输线不能出现突变或拐角，尽量保持传输线各点阻抗连续，否则在传输线各段之间也将会出现反射。这就要求在进行高速PCB布线时，必须要遵守以下布线规则： 　　（1）LVDS布线规则。要求LVDS信号差分走线，线宽7mil，线距6mil，目的是控制HDMI的差分信号对阻抗为100+-15%欧姆； 　　（2）USB布线规则。要求USB信号差分走线，线宽10mil，线距6mil，地线和信号线距6mil； 　　（3）HDMI布线规则。要求HDMI信号差分走线，线宽10mil，线距6mil，每两组HDMI差分信号对的间距超过20mil； 　　（4）DDR布线规则。DDR1走线要求信号尽量不走过孔，信号线等宽，线与线等距，走线必须满足2W原则，以减少信号间的串扰，对DDR2及以上的高速器件，还要求高频数据走线等长，以保证信号的阻抗匹配。 　　保持信号传输的完整性，防止由于地线分割引起的“地弹现象”。

　　高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须，也是降低干扰的有效手段。在PCB Layout阶段，合理的选择一定层数的印制板尺寸，能充分利用中间层来设置屏蔽，更好地实现就近接地，并有效地降低寄生电感和缩短信号的传输长度，同时还能大幅度地降低信号的交叉干扰等，所有这些方法都对高频电路的可靠性有利。同种材料时，四层板要比双面板的噪声低20dB。但是，同时也存在一个问题，PCB半层数越高，制造工艺越复杂，单位成本也就越高，这就要求在进行PCB Layout时，除了选择合适的层数的PCB板，还需要进行合理的元器件布局规划，并采用正确的布线规则来完成设计。 　 　1、高频电路器件管脚间的引线层间交替越少越好 　　所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔（Via）越少越好。一个过孔可带来约0.5pF的分布电容，减少过孔数能显着提高速度和减少数据出错的可能性。 　 　2、高频电路器件管脚间的引线越短越好 　　信号的辐射强度是和信号线的走线长度成正比的，高频的信号引线越长，它就越容易耦合到靠近它的元器件上去，所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。 　　 3、高速电子器件管脚间的引线弯折越少越好 　　高频电路布线的引线最好采用全直线，需要转折，可用45度折线或者圆弧转折，这种要求在低频电路中仅仅用于提高铜箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对外的发射和相互间的耦合。 　　 4、注意信号线近距离平行走线引入的“串扰” 　　高频电路布线要注意信号线近距离平行走线所引入的“串扰”，串扰是指没有直接连接的信号线之间的耦合现象。由于高频信号沿着传输线是以电磁波的形式传输的，信号线会起到天线的作用，电磁场的能量会在传输线的周围发射，信号之间由于电磁场的相互耦合而产生的不期望的噪声信号称为串扰（Crosstalk）。PCB板层的参数、信号线的间距、驱动端和接收端的电气特性以及信号线端接方式对串扰都有一定的影响。所以为了减少高频信号的串扰，在布线的时候要求尽可能的做到以下几点： 　　 （1）在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线或地平面，可以起到隔离的作用而减少串扰； 　　 （2）当信号线周围的空间本身就存在时变的电磁场时，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅减少干扰； 　 　（3）在布线空间许可的前提下，加大相邻信号线间的间距，减小信号线的平行长度，时钟线尽量与关键信号线垂直而不要平行； 　 　（4）如果同一层内的平行走线几乎无法避免，在相邻两个层，走线的方向务必却为相互垂直； 　 　（5）在数字电路中，通常的时钟信号都是边沿变化快的信号，对外串扰大。所以在设计中，时钟线宜用地线包围起来并多打地线孔来减少分布电容，从而减少串扰； 　　 （6）对高频信号时钟尽量使用低电压差分时钟信号并包地方式，需要注意包地打孔的完整性； 　　 （7）闲置不用的输入端不要悬空，而是将其接地或接电源（电源在高频信号回路中也是地），因为悬空的线有可能等效于发射天线，接地就能抑制发射。实践证明，用这种办法消除串扰有时能立即见效。 　 　5、高频数字信号的地线和模拟信号地线做隔离 　　模拟地线、数字地线等接往公共地线时要用高频扼流磁珠连接或者直接隔离并选择合适的地方单点互联。高频数字信号的地线的地电位一般是不一致的，两者直接常常存在一定的电压差，而且，高频数字信号的地线还常常带有非常丰富的高频信号的谐波分量，当直接连接数字信号地线和模拟信号地线时，高频信号的谐波就会通过地线耦合的方式对模拟信号进行干扰。所以通常情况下，对高频数字信号的地线和模拟信号的地线是要做隔离的，可以采用在合适位置单点互联的方式，或者采用高频扼流磁珠互联的方式。 　 　6、集成电路块的电源引脚增加高频退藕电容 　 　每个集成电路块的电源引脚就近增一个高频退藕电容。增加电源引脚的高频退藕电容，可以有效地抑制电源引脚上的高频谐波形成干扰。 　 　7、避免走线形成的环路 　 　各类高频信号走线尽量不要形成环路，若无法避免则应使环路面积尽量小。 　 　8、必须保证良好的信号阻抗匹配 　 　信号在传输的过程中，当阻抗不匹配的时候，信号就会在传输通道中发生信号的反射，反射会使合成信号形成过冲，导致信号在逻辑门限附近波动。 　　消除反射的根本办法是使传输信号的阻抗良好匹配，由于负载阻抗与传输线的特性阻抗相差越大反射也越大，所以应尽可能使信号传输线的特性阻抗与负载阻抗相等。同时还要注意PCB上的传输线不能出现突变或拐角，尽量保持传输线各点阻抗连续，否则在传输线各段之间也将会出现反射。这就要求在进行高速PCB布线时，必须要遵守以下布线规则： 　 　（1）LVDS布线规则。要求LVDS信号差分走线，线宽7mil，线距6mil，目的是控制HDMI的差分信号对阻抗为100+-15%欧姆； 　 　（2）USB布线规则。要求USB信号差分走线，线宽10mil，线距6mil，地线和信号线距6mil； 　 　（3）HDMI布线规则。要求HDMI信号差分走线，线宽10mil，线距6mil，每两组HDMI差分信号对的间距超过20mil； 　 　（4）DDR布线规则。DDR1走线要求信号尽量不走过孔，信号线等宽，线与线等距，走线必须满足2W原则，以减少信号间的串扰，对DDR2及以上的高速器件，还要求高频数据走线等长，以保证信号的阻抗匹配。 　　保持信号传输的完整性，防止由于地线分割引起的“地弹现象”。

在网上看到有朋友发布一个“单片机制作2.4G频率计”的全套方案，这绝对是一个不可思议的结果。我个人认为此方案应该存在一定问题，这里提出自己的一些看法，欢迎大家一起进行讨论。 注：我没有下载资料看实现的方法，下面内容都是我自己的假设，如果不对请看过资料的朋友指正。 显然不管是什么单片机，都是无法直接测试到2.4G这么高的频率的，如果是直接对信号进行检测，需要达到4.8G的采样率，目前还没有这么快的单片机。那有没有变通的方法呢，我想可行的方法是对原始信号分频，这样理论上讲是可以支持到这么高频率的信号的。 注：2.4G=2 400 000 000，不是2.4*1024*1024 如果我们能将信号进行分频，比如256分频，理论得到的分频后信号为9.375M，这个频率的信号用单片机还是有机会测量到周期的。 注意前面我一再强调的是理论，也就是说这种想法是基于数字电子技术理论，忽略电路的响应速度做出的。实际中并不能这么考虑，常用的74系列的芯片，最大速度是在10ns的样子，超过这个速度就无法响应。实际电路会有分布电容的存在，决定信号的传输会因为电容充放电产生延时，这样电路无法实时响应到特别高的频率。2.4G信号的周期为0.417ns，远小于10ns，可以这么说，一个2.4G的信号，直接接到单片机或者74系列芯片上，硬件根本来不及响应。我举个例子大家就能理解，现在电脑CPU和内存之间的信号速度达到100M以后就很难再往上提高，就是同样的原因，CPU与内存芯片之间的信号传递已经到了极限，所以再往上提高会很难。 传统单片机属于低频电子领域，对于低频领域的一些电子技术理论，是不能直接用到高频领域的。最基本一点，对于低频信号，我们可以认为在整个电路中所有信号是一样的，延时可以忽略不计，但高频信号则不一样。就拿2.4G的正弦波来说，波长是0.125米，也就是12.5厘米，在板上的导线和器件之间就不能忽略延时的存在，假如导线刚好长12.5厘米，在同一时刻导线上是一个完整的正弦波，不同位置的电压并不相同，而低频信号我们是认为同一时刻所有位置的电压相同（实际情况有所不同，导体中电的传播速度要小于30万公里/秒）。 所以我认为该方案的原创者只是从理论上找出了一个可以测量到2.4G信号频率的方法，但实际上行不通，我想他也没有拿一个2.4G得信号进行验证，只是自己从算法上做出了最高性能预估，但没想到自己的理论依据在预估的最高频率下已经不成立，从而得出错误的结论。 当然，对于2.4G这样的高频信号并不是不能进行测量，只是处理的方法和电路不是我们所想的那么简单，普通单片机的处理方法是无法实现，需要特殊的器件和电路来支持。 这是我的一点看法，不一定正确，毕竟我对高频电路理论也不了解，欢迎各位朋友进行讨论。