标签: 反相器

【CMOS逻辑IC基础知识】—解密组合逻辑背后的强大用途！（上） 在前面的芝识课堂中，我们跟大家简单介绍了逻辑IC的基本知识和分类，并且特别提到CMOS逻辑IC因为成本、系统复杂度和功耗的平衡性很好，因此得到了最广泛应用，同时也和大家一起详细了解了CMOS逻辑IC的基本操作。逻辑IC作为一种对一个或多个数字输入信号执行基本逻辑运算以产生数字输出信号的半导体器件，其应用也是非常丰富的，今天就来和芝子一起了解一下吧。 首先我们要明确的是CMOS逻辑IC大致包括两种逻辑，即组合逻辑和时序逻辑。其中组合逻辑是输出仅为当前输入的纯函数逻辑电路类型，主要包括 反相器 、 缓冲器 、双向总线缓冲器、施密特触发器装置、 解码器 、多路 复用器 、模拟多路复用器／多路分解器、模拟开关等；时序逻辑是一种其输出取决于先前输入值的顺序，并由当前输入（如控制信号触发器、 锁存器 、 计数器 、 移位寄存器 等）控制的逻辑电路类型。组合逻辑电路与时序逻辑电路的区别体现在输入输出关系、有无存储（记忆）单元、结构特点上。 首先我们以几个简单的电路部分为例，来介绍组合逻辑电路的基本情况。 1 反相器 组合逻辑应用中比较常见的是反相器（以74VHC04为例），是一种输出（Y）与输入（A）相反的 逻辑门 ，如图1所示。 图1 逆变器的操作 2 缓冲器 缓冲器（例如74VHC244），缓冲器增加驱动能力以增加可连接的信号线的数量，并执行波形整形。缓冲区不执行逻辑操作，示意图如图2。 图2 缓冲器的操作 3 双向总线缓冲器（收发器） 双向总线缓冲器（收发器），比如74VHC245。双向总线缓冲器（收发器）是一种其I/O引脚可配置为输入和输出以接收和发送数据的逻辑电路。由于收发器允许通过控制信号（DIR）更改信号方向，所以它沿着总线传输，双向传输数据。图3显示了收发器的应用示例。双向使用总线信号时，将总线输入和总线输出都通过上拉 电阻 连接到 VCC 或GND，以防止在控制信号（DIR）切换信号时输入信号变为开路（未定义）。切换信号时请注意不要将输出与总线输出短路。买电子元器件现货上唯样商城 图3 双向总线缓冲器的应用示例 我们来看一下图3这个系统的逻辑情况，通过在／G为高电平时更改DIR的值，可以轻松更改A和B引脚的方向。／G为高电平时，更改DIR的值和外部数据的方向。在周期#0，数据从B传输到A。在周期#1，A引脚处于高Z状态。因此，输出数据无效。在周期#2，更改DIR的值和外部数据的方向。在周期#3，启用A和B引脚。然后，输出数据在周期#4开始时保持稳定。在周期#4，数据从A传输到B。详细输入和输出逻辑关系如图4所示。 图4 双向总线缓冲器的逻辑示意 4 施密特触发器 我们再看一个特别的示例，施密特触发装置（以VHC14为例）。施密特触发装置在两个输入阈值电压之间有一个磁滞带。图5显示了具有输入阈值滞后的施密特反相器的输入和输出波形。对于具有磁滞的IC，正向阈值电压（VP）不同于负向阈值电压（VN）。对于缓慢上升或下降的输入，输入阈值滞后（VH）有助于稳定输出。即使存在输入噪声或电源或噪声引起的接地反弹的情况下，IC也不会产生错误输出，除非噪声或反弹超过磁滞宽度。 图5 施密特反相器的输入和输出波形 5 解码器 解码器也是一种典型的组合逻辑电路，我们以VHC138为例进行逻辑解读。解码器将N个编码输入的二进制信息转换为最多2N个独特输出。它通常用于增加端口数量和生成芯片选择信号。图6显示了3对8解码器（即具有三个输入和八个输出的解码器）的逻辑符号、真值表和时序图。 图6 3对8解码器的逻辑符号和真值表以及时序图 图7则显示如何使用3对8解码器从三个输入（A、B和C）生成八个芯片选择信号。当A、B和C都为低电平时，只有／Y0输出提供逻辑低电平，所以选择IC0。图7表明，通过三个输入的组合，可以从最多八个芯片中选择任意芯片。 图7 3至8解码器的时序图 今天的芝识课堂，我们带大家了解了几种典型电路单元的对应逻辑关系，在下面的芝识课堂中，我们将继续跟大家分享CMOS逻辑IC的基础知识，敬请期待。 罗姆发布肖特基二极管白皮书，助力汽车、工业和消费电子设备实现小型化和更低损耗！ 近年来，随着电动汽车的加速以及物联网在工业设备、消费电子设备领域的普及，应用产品中搭载的半导体数量也与日俱增。其中，中等耐压的二极管因其能有效整流和保护电路，而被广泛应用在从手机到电动汽车动力总成系统等各种电路和领域中，半导体厂商罗姆在这些领域中已经拥有骄人业绩（图1）。 1. 前言 近年来，随着电动汽车的加速以及物联网在工业设备、消费电子设备领域的普及，应用产品中搭载的半导体数量也与日俱增。其中，中等耐压的二极管因其能有效整流和保护电路，而被广泛应用在从手机到电动汽车动力总成系统等各种电路和领域中，半导体厂商 罗姆 在这些领域中已经拥有骄人业绩（图1）。 图1. 罗姆在 整流二极管 和功率二极管领域的市场份额 VF（正向电压）和IR（反向电流）是二极管的重要性能指标，它们分别会影响到正向施加时的功率损耗和反向施加时的功率损耗。“理想的二极管”是VF和IR为0的二极管，也就是进行整流和开关工作时完全没有功率损耗的二极管。另外，VF和IR之间通常存在权衡关系，因此很难同时改善。而且，在实际的二极管中，当在开关工作期间关断二极管时，会产生一些功率损耗（因为电流在trr时段内会反向流动）。 肖特基势垒二极管（以下简称“SBD”）的VF和trr低于其他类型的二极管，因此在整流电路和开关电路中使用这种二极管可以实现低损耗，然而由于其IR较大，存在发热量大于散热量，最终发生热失控而造成损坏的风险。（图2） 图2. 在开关期间SBD和整流二极管的VF、IR比较 针对这种情况，罗姆开发出丰富的SBD系列产品群，客户可根据各种应用的需求（强调VF还是IR）选用产品。另外，还推出了更接近“理想二极管”的新系列产品，新产品不仅同时改善了本来存在权衡关系的VF和IR特性，还实现了SBD业内超高等级的trr特性。本文将概括介绍罗姆在SBD领域的行动以及罗姆各系列SBD产品的特点。 　　（有关SBD的详细技术文档，请参阅以下文章。） 车载用 肖特基二极管 小型高散热封装 的优越性 车载小型高效肖特基势垒二极管“RBLQ系列”的优势 2. SBD需要具备的性能及其发展 趋势 图3为SBD产品相关的市场情况示例，展示了一辆汽车中搭载的ECU数量。随着ADAS（高级驾驶辅助系统）和自动驾驶技术的发展，一辆汽车中所搭载的ECU数量与日俱增，其中所用的二极管数量也在持续增加，预计未来还会继续增加。由于汽车无法提供超出其电池和发电机能力的电力，因此制造商需要低损耗（低VF）的二极管，并且越来越多地采用VF和trr特性优异的SBD。而另一方面，燃油车的引擎外围电路、以及xEV的电池和电机外围电路是在高温环境中工作的，因此IR高的SBD的热失控风险成为直接关系到可靠性的重大课题。因此，在选择SBD时，关键在于如何在VF和IR之间取得平衡。 图3. 一辆汽车所搭载的ECU数量演变（罗姆调查数据） 在消费电子设备中，随着应用产品的功能越来越多，电路板密度也变得越来越高，甚至密度超过车载设备，因此需要更小型和超低损耗（超低VF）的SBD。另外，在工业设备应用中，其对高可靠性的要求与车载应用相同，而且由于应用产品的机型寿命较长，因此长期稳定供应也很重要。综上所述，身为通用器件的SBD，在不同的领域和应用中，其发展趋势大不相同，制造商在其产品开发过程中，要求一些存在权衡关系（例如更低损耗和更高可靠性、更小型和更大电流）的特性同等出色。为了满足如此广泛的需求，罗姆不断推动相应产品的开发，并建立了以垂直统合型生产体系为中心的长期稳定供应体系。在下一节中，将具体介绍罗姆的SBD产品阵容。 3. 罗姆 SBD系列产品阵容 罗姆最新的SBD产品有5个系列，客户可以根据对VF和IR的不同重视程度，从丰富的产品阵容中选择合适的产品（图4）。另外，每个系列都有丰富的封装阵容，客户还可以根据应用产品的性能要求选择小型封装（图5）。下页将对每种产品的特点分别展开介绍。 图4. 系列产品阵容 图5. 封装阵容 3-1.RBS系列　超低VF（耐压：20V） 该系列的VF最低，在主要用于正向电路中的损耗可大幅降低，非常适用于智能手机等使用电池低电压驱动的移动设备中的整流应用。 目标应用：笔记本电脑、移动设备等 3-2.RBR系列　低VF（耐压：30V／40V／60V） 该系列为通用型产品，与相同尺寸的罗姆以往产品相比，VF特性降低约25%。在车载应用中，正向损耗非常少，因此作为要求更高效率的汽车信息娱乐系统和车载LED灯等的保护二极管，非常受欢迎。2021年8月，封装阵容中又新增了车载用超小型PMDE封装，可满足市场对更小封装的需求。 目标应用：车载信息娱乐系统、车载LED灯、车载ECU、笔记本电脑等 3-3.RBQ系列　低IR（耐压：45V／65V／100V） 该系列利用罗姆自有的势垒形成技术，在VF特性与IR特性之间取得了良好的平衡。与罗姆以往产品相比，其反向功率损耗降低了60%，因此可以降低热失控风险，非常适用于需要在高温环境下运行的引擎ECU整流应用、高输出功率LED前照灯的保护应用、以及大电流工业设备电源等应用。 目标应用：xEV、引擎ECU、高输出功率LED前照灯、工业设备电源等 3-4.RBxx8系列　超低IR（耐压：30V／40V／60V／100V／150V／200V） 该系列产品具有超低IR，可以降低热失控风险，非常适用于需要在高温环境下运行的xEV电池和电机相关ECU、以及燃油车引擎ECU和变速箱ECU等的整流应用。该系列支持耐压高达200V，可以替换通常在这个耐压范围使用的整流二极管和快速恢复二极管，并可以大幅降低VF（与FRD相比，降低约11%），还有助于降低上述车载应用中的功耗。 目标应用：xEV电池管理系统、引擎ECU、工业设备逆变器等 4. 新产品：RBLQ/RLQ系列 RBLQ系列和RLQ系列新产品通过采用新技术和罗姆自有的沟槽MOS结构，与以往的平面结构产品相比，实现了更低的VF和IR。在采用普通沟槽MOS结构的产品中，由于结构上的原因，trr表现容易变差，而新产品两个系列的trr特性都得到了提升，并达到了与以往的平面结构产品同等级别（业界超高等级）。由于不容易发生热失控，并且可以降低开关损耗，因此新产品非常适用于用容易发热的车载LED前照灯驱动电路，以及xEV用的 DC-DC转换器 等需要进行高速开关的应用。 目标应用：车载LED前照灯、xEV DC -DC 转换器 、工业设备电源、照明等 4-1.与以往产品相比，VF和IR均得到改善 RBLQ系列和RLQ系列采用罗姆自有的沟槽MOS结构，与耐压和耐受电流同等的以往产品相比，VF降低了约15%，可以降低在整流应用等正向使用时的功率损耗。此外，与以往的平面结构产品相比，IR也降低了约60%，这可以大大降低SBD最让人担心的热失控风险，从而使产品也可以用在温度条件等非常严苛的车载应用中（图6)。 图6. SBD沟槽MOS结构 4-2.实现业内超短的trr 在普通沟槽MOS结构中，寄生电容（元器件中的 电阻 分量）较大，因此trr要比平面结构差。而RBLQ系列和RLQ系列新产品不仅降低了VF和IR，而且还利用自有技术，通过优化材料，实现了与平面结构同等的trr特性。例如，从图7中可以看到使用LED前照灯 评估板 进行装机评估时的开关损耗比较情况。在开关过程中，因VF和trr引起的损耗比例比较高，但RBLQ系列和RLQ系列的trr损耗降低了约37%，VF也同时降低，因此开关总损耗降低达26%，这将有助于降低车载LED前照灯驱动电路、以及xEV用的DC-DC转换器等需要进行高速开关的应用产品功耗。 图7. 实际装机进行开关时的损耗比较 5. 未来计划　 随着消费电子领域家电的多功能化，以及在车载设备中用来实现自动驾驶的各种 传感器模块 等各领域应用的发展，预计未来应用产品中搭载的二极管数量将会继续增加。另外，在工业设备和xEV等车载设备领域，由于电机性能日益提高，预计电路中的电流也会越来越大，因此需要继续增强大电流产品阵容。罗姆为了满足更小型、更大电流、更低损耗、更高性能等诸多难以同时实现的需求，一直在推进超越需求的开发。例如，作为小型且支持大电流的封装，罗姆计划增强TO-277封装（6.5mm×4.6mm尺寸）的产品阵容，并且已经开始了部分产品的量产。还有，预计200V耐压产品在xEV车载逆变器和车载充电器等应用中的需求将会迅速增加，因此罗姆已经在开发200V耐压的新产品，并计划在2022年内投入市场。未来，罗姆将继续扩充产品阵容，满足市场多样化的需求，并为日新月异的下一代车载应用实现更高性能、更多功能和更低功耗贡献力量。

【CMOS逻辑IC基础知识】—解密组合逻辑背后的强大用途！（上） 在前面的芝识课堂中，我们跟大家简单介绍了逻辑IC的基本知识和分类，并且特别提到CMOS逻辑IC因为成本、系统复杂度和功耗的平衡性很好，因此得到了最广泛应用，同时也和大家一起详细了解了CMOS逻辑IC的基本操作。逻辑IC作为一种对一个或多个数字输入信号执行基本逻辑运算以产生数字输出信号的半导体器件，其应用也是非常丰富的，今天就来和芝子一起了解一下吧。 首先我们要明确的是CMOS逻辑IC大致包括两种逻辑，即组合逻辑和时序逻辑。其中组合逻辑是输出仅为当前输入的纯函数逻辑电路类型，主要包括 反相器 、 缓冲器 、双向总线缓冲器、施密特触发器装置、 解码器 、多路 复用器 、模拟多路复用器／多路分解器、模拟开关等；时序逻辑是一种其输出取决于先前输入值的顺序，并由当前输入（如控制信号触发器、 锁存器 、 计数器 、 移位寄存器 等）控制的逻辑电路类型。组合逻辑电路与时序逻辑电路的区别体现在输入输出关系、有无存储（记忆）单元、结构特点上。 首先我们以几个简单的电路部分为例，来介绍组合逻辑电路的基本情况。 1 反相器 组合逻辑应用中比较常见的是反相器（以74VHC04为例），是一种输出（Y）与输入（A）相反的 逻辑门 ，如图1所示。 图1 逆变器的操作 2 缓冲器 缓冲器（例如74VHC244），缓冲器增加驱动能力以增加可连接的信号线的数量，并执行波形整形。缓冲区不执行逻辑操作，示意图如图2。 图2 缓冲器的操作 3 双向总线缓冲器（收发器） 双向总线缓冲器（收发器），比如74VHC245。双向总线缓冲器（收发器）是一种其I/O引脚可配置为输入和输出以接收和发送数据的逻辑电路。由于收发器允许通过控制信号（DIR）更改信号方向，所以它沿着总线传输，双向传输数据。图3显示了收发器的应用示例。双向使用总线信号时，将总线输入和总线输出都通过上拉 电阻 连接到 VCC 或GND，以防止在控制信号（DIR）切换信号时输入信号变为开路（未定义）。切换信号时请注意不要将输出与总线输出短路。 图3 双向总线缓冲器的应用示例 我们来看一下图3这个系统的逻辑情况，通过在／G为高电平时更改DIR的值，可以轻松更改A和B引脚的方向。／G为高电平时，更改DIR的值和外部数据的方向。在周期#0，数据从B传输到A。在周期#1，A引脚处于高Z状态。因此，输出数据无效。在周期#2，更改DIR的值和外部数据的方向。在周期#3，启用A和B引脚。然后，输出数据在周期#4开始时保持稳定。在周期#4，数据从A传输到B。详细输入和输出逻辑关系如图4所示。 图4 双向总线缓冲器的逻辑示意 4 施密特触发器 我们再看一个特别的示例，施密特触发装置（以VHC14为例）。施密特触发装置在两个输入阈值电压之间有一个磁滞带。图5显示了具有输入阈值滞后的施密特反相器的输入和输出波形。对于具有磁滞的IC，正向阈值电压（VP）不同于负向阈值电压（VN）。对于缓慢上升或下降的输入，输入阈值滞后（VH）有助于稳定输出。买电子元器件现货上唯样商城。 即使存在输入噪声或电源或噪声引起的接地反弹的情况下，IC也不会产生错误输出，除非噪声或反弹超过磁滞宽度。 图5 施密特反相器的输入和输出波形 5 解码器 解码器也是一种典型的组合逻辑电路，我们以VHC138为例进行逻辑解读。解码器将N个编码输入的二进制信息转换为最多2N个独特输出。它通常用于增加端口数量和生成芯片选择信号。图6显示了3对8解码器（即具有三个输入和八个输出的解码器）的逻辑符号、真值表和时序图。 图6 3对8解码器的逻辑符号和真值表以及时序图 图7则显示如何使用3对8解码器从三个输入（A、B和C）生成八个芯片选择信号。当A、B和C都为低电平时，只有／Y0输出提供逻辑低电平，所以选择IC0。图7表明，通过三个输入的组合，可以从最多八个芯片中选择任意芯片。 图7 3至8解码器的时序图 今天的芝识课堂，我们带大家了解了几种典型电路单元的对应逻辑关系，在下面的芝识课堂中，我们将继续跟大家分享CMOS逻辑IC的基础知识，敬请期待。

人们对更小巧、更高效CPU的青睐，促使互补式金属氧化物半导体(CMOS)的制造工艺达到了纳米级。但这些精良制造工艺涉及的电源缩放和器件漏电等问题给精密模拟电路带来了不利影响，致使研究人员需要开发可以实现传统模拟密集型功能的高度数字化替代性架构(参考文献1,2)。模拟域的“数字化”将最终延伸至广大的业余爱好者，他们将越来越难找到简单的模拟器件。早在1973年，飞兆半导体公司的应用指南就已经预测了这个惊人的趋势(参考文献3)。然而，在这份应用指南中所提供的运算放大器类电路示例均未提供差分输入信息。本设计实例意在填补这个空白，对具备真正差分输入和近似轨到轨输出摆幅能力的二级运算放大器进行演示。实例中的运算放大器通过5V单电源供电。 图1显示的是一个二级运算放大器的完整实现，该运算放大器仅使用了四个CD4049UBE六反相器、一个电阻器和一个电容器(参考文献4)。请注意，图中U2的引脚8(GND)处于悬空状态，而U3的引脚1(V CC )也处于悬空状态。U2中的并联反相器的输出端与U1的V CC 引脚相连，而U3中的反相器的输出端则与U1的GND引脚相连。 图1：二级运算放大器的完整实现。 图2显示的最终电路的晶体管级功能原理图，该电路的外部晶体管已被移除。电路的第一级取自参考文献5中的电路，以实现从差分到单端的转换。U2反相器内的P沟道金属氧化物半导体(PMOS)器件充当电流源，而U3反相器内的N沟道金属氧化物半导体(NMOS)则作为电流阱。由于PMOS和NMOS的强度不对等，在过去所采用的方法是用不同数量的电流源和电流阱把共模范围拉伸至中等大小。 图2：晶体管级功能原理图。 U1中的变频器充当双g m 差分对。因为电路的第一级仅有介于25dB和30dB之间的增益，故增加了第二级。由于两级的带宽类似，因此采用标准补偿技术来保证整体的稳定性。请注意，任何合理的反馈组态都必然会将第二级带入线性范围，由此无需应用可减少增益的局部分流电阻器。 转到下一页 《电子技术设计》网站版权所有，谢绝转载 表1中列出了运算放大器原型的大致规格。尽管运算放大器有差分输入，但并没有太大的共模抑制。从另一方面来说，该运算放大器的增益带宽要大于典型的LM741运算放大器的增益带宽。 该设计若采用CD4069UB和74HCU04这两种器件应当能够同样好地工作，尽管U2和U3中器件的比率可能会改变，从而使具有不同驱动强度的晶体管的共模范围重新回到中心位置。而唯一的关键点是反相器是无缓冲的，否则每个增益级会变成一个三级环形振荡器。 图3：测得的开环放大器的增益幅度响应。 图4：电压缓冲器组态的大信号阶跃响应，显示了带有缺陷的零点取消的某些过冲特点。 图5：基于5V单电源的接近实际应用的轨到轨运行(运算放大器配置的非反相增益为11)。 图6：利用万用板制成的原型。 参考文献 Taylor, G., and I. Galton," A reconfigurable mostly-digital ADC with a worst-case FOM of 160 dB",Symp. VLSI Circuits Dig. 2012. Murmann, Boris, and Bernhard E. Boser, "A 12-bit 75-MS/s pipelined ADC using open-loop residue amplification", Solid-State Circuits, IEEE Journal of 38.12 (2003): 2040-2050. Fairchild Semiconductor, Appl. Note 88, “CMOS Linear Applications”, Jul. 1973 . Texas Instruments, "CMOS Hex Buffer/Converter, CD4049UB/CD4050B datasheet", Aug. 1998 . Bazes, Mel, "Two novel fully complementary self-biased CMOS differential amplifiers" Solid-State Circuits, IEEE Journal of 26.2 (1991): 165-168. 原文作者：Colin Weltin-Wu 《电子技术设计》网站版权所有，谢绝转载

人们对更小巧、更高效CPU的青睐，促使互补式金属氧化物半导体(CMOS)的制造工艺达到了纳米级。但这些精良制造工艺涉及的电源缩放和器件漏电等问题给精密模拟电路带来了不利影响，致使研究人员需要开发可以实现传统模拟密集型功能的高度数字化替代性架构(参考文献1,2)。模拟域的“数字化”将最终延伸至广大的业余爱好者，他们将越来越难找到简单的模拟器件。早在1973年，飞兆半导体公司的应用指南就已经预测了这个惊人的趋势(参考文献3)。然而，在这份应用指南中所提供的运算放大器类电路示例均未提供差分输入信息。本设计实例意在填补这个空白，对具备真正差分输入和近似轨到轨输出摆幅能力的二级运算放大器进行演示。实例中的运算放大器通过5V单电源供电。 图1显示的是一个二级运算放大器的完整实现，该运算放大器仅使用了四个CD4049UBE六反相器、一个电阻器和一个电容器(参考文献4)。请注意，图中U2的引脚8(GND)处于悬空状态，而U3的引脚1(V CC )也处于悬空状态。U2中的并联反相器的输出端与U1的V CC 引脚相连，而U3中的反相器的输出端则与U1的GND引脚相连。 图1：二级运算放大器的完整实现。 图2显示的最终电路的晶体管级功能原理图，该电路的外部晶体管已被移除。电路的第一级取自参考文献5中的电路，以实现从差分到单端的转换。U2反相器内的P沟道金属氧化物半导体(PMOS)器件充当电流源，而U3反相器内的N沟道金属氧化物半导体(NMOS)则作为电流阱。由于PMOS和NMOS的强度不对等，在过去所采用的方法是用不同数量的电流源和电流阱把共模范围拉伸至中等大小。 图2：晶体管级功能原理图。 U1中的变频器充当双g m 差分对。因为电路的第一级仅有介于25dB和30dB之间的增益，故增加了第二级。由于两级的带宽类似，因此采用标准补偿技术来保证整体的稳定性。请注意，任何合理的反馈组态都必然会将第二级带入线性范围，由此无需应用可减少增益的局部分流电阻器。 转到下一页 《电子技术设计》网站版权所有，谢绝转载 表1中列出了运算放大器原型的大致规格。尽管运算放大器有差分输入，但并没有太大的共模抑制。从另一方面来说，该运算放大器的增益带宽要大于典型的LM741运算放大器的增益带宽。 该设计若采用CD4069UB和74HCU04这两种器件应当能够同样好地工作，尽管U2和U3中器件的比率可能会改变，从而使具有不同驱动强度的晶体管的共模范围重新回到中心位置。而唯一的关键点是反相器是无缓冲的，否则每个增益级会变成一个三级环形振荡器。 图3：测得的开环放大器的增益幅度响应。 图4：电压缓冲器组态的大信号阶跃响应，显示了带有缺陷的零点取消的某些过冲特点。 图5：基于5V单电源的接近实际应用的轨到轨运行(运算放大器配置的非反相增益为11)。 图6：利用万用板制成的原型。 参考文献 Taylor, G., and I. Galton," A reconfigurable mostly-digital ADC with a worst-case FOM of 160 dB",Symp. VLSI Circuits Dig. 2012. Murmann, Boris, and Bernhard E. Boser, "A 12-bit 75-MS/s pipelined ADC using open-loop residue amplification", Solid-State Circuits, IEEE Journal of 38.12 (2003): 2040-2050. Fairchild Semiconductor, Appl. Note 88, “CMOS Linear Applications”, Jul. 1973 . Texas Instruments, "CMOS Hex Buffer/Converter, CD4049UB/CD4050B datasheet", Aug. 1998 . Bazes, Mel, "Two novel fully complementary self-biased CMOS differential amplifiers" Solid-State Circuits, IEEE Journal of 26.2 (1991): 165-168. 原文作者：Colin Weltin-Wu 《电子技术设计》网站版权所有，谢绝转载