标签: 核心板

RK3506是瑞芯微Rockchip在2024年第四季度全新推出的入门级芯片平台，三核Cortex-A7+单核Cortex-M0多核异构设计，具备最高-40~85℃的工业宽温性能、发热量小，IO接口丰富, 即时性高, 低延迟, 反应速度快等特点！触觉智能已推出 RK3506核心板 ，抢先了解核心板详细参数配置。 产品概述 触觉智能RK3506核心板 ，基于瑞芯微全新RK3506B/RK3506J，广泛应用于智能家电、工业控制、手持终端、工业IOT网关等多个领域。内置2D硬件引擎和显示输出引擎，以最小化CPU负载，满足图像显示需求。内置丰富的外设接口，如SAI、PDM、SPDIF、音频DSM、音频ADC、USB2 OTG、RMII、CAN等， 可以满足不同的应用开发需求。RK3506 SoC 内部组成，如下图所示： 产品特点 3.8×3.8CM超小尺寸设计，邮票孔LGG封装128Pin全功能引出； 板厚1.6mm , 8层板沉金工艺，高Tg材质； 独特叠层设计，PCB背面完整平面无走线； 优异的EMC性能和稳定性； 定位低成本工控解决方案：低成本+低功耗+低延时，支持快速启动； Linux全新Kernel6.1内核SDK加持，全面支持Ubuntu、Debiany以及Buildroot； 严格的电源完整性和信号完整性仿真设计，通过各项电磁兼容、温度冲击、高温高湿老化、长时间存储压力等测试； 用户仅需设计外围电路即可快速实现项目的稳定量产，长期稳定供应，可选工业级/商业级，支持100%全国产； 温馨提示：正式上市的RK3506核心板实物可能会进行微调（不影响功能情况下） 配置参数 触觉智能RK3506核心板 ，配置参数如下表： 温馨提示：配置参数仅供参考，正式上市的RK3506核心板配置参数可能会进行微调。（不影响功能情况下） 应用场景 触觉智能RK3506核心板 定位 低成本工业控制解决方案 ，并广泛应用于智能家电、工业控制、手持终端、工业IOT网关等多个领域。具有低成本+低功耗+低延时，支持快启动等特性： 低成本 ：百元内高性价比核心板，性能突出（三核A7+单核M0多核异构）、接口丰富（6路串口、2路USB2.0 OTG、2路CAN等） 低功耗 ：22nm先进制程,满负载运行下，SoC功耗不足650mW，常温下温升小于17°。 低延时 ：AMP多核异构, A核微秒级回应, M0百纳秒级回应 快启动 ：LVGL轻量级UI框架，全链路启动优化，不到2.5S时间极速开机 RK3506工控应用案例： 多系统支持 瑞芯微RK3506原厂发布SDK支持Linux全新Kernel6.1内核，同时支持AMP多核异构系统，并在瑞芯微平台多核架构上首次实现RTOS SMP模式，在实施系统中加入了多核调度的支持。 触觉智能RK3506核心板 提供Buildroot、Debian、Ubuntu多个Linux发行版。 星闪赋能 触觉智能RK3506系列家族产品，不同于传统厂商的RK3506嵌入式产品，将与星闪技术（NearLink）相结合，推出 RK3506星闪网关开发板 ！关注触觉智能，点赞本文可获产品首发特惠资格，敬请期待。

1.1 Overview RK3568 is a high-performance and low power quad-core application processor designed forpersonalmobileinternetdeviceandAIoT equipments. Many embedded powerful hardware engines are provided to optimize performance for high-end application. RK3568 supports almost full-format H.264 decoder by 4K@60fps, H.265decoder by 4K@60fps, also support H.264/H.265 encoder by 1080p@60fps, high-qualityJPEGencoder/decoder. Embedded 3D GPU makes RK3568 completely compatible with OpenGL ES 1.1/2.0/3.2,OpenCL 2.0 and Vulkan 1.1. Special 2D hardware engine will maximize display performanceandprovideverysmoothlyoperation. The build-in NPU supports INT8/INT16/FP16/BFP16 hybrid operation. In addition, with itsstrong compatibility, network models based on a series of frameworks such asTensorFlow/MXNet/PyTorch/Caffecanbeeasilyconverted. RK3568hashigh-performanceexternalmemoryinterface(DDR3/DDR3L/DDR4 /LPDDR3/LPDDR4/LPDDR4X)capableofsustainingdemandingmemorybandwidths. 1.2 Features The features listed below which may or may not be present in actual product, may besubjecttothethirdpartylicensingrequirements.PleasecontactRockchipforactualproductfeatureconfigurationsand licensingrequirements. 1.2.1 Microprocessor lQuad-coreARMCortex-A55CPU l ARMNeonAdvancedSIMD(singleinstruction,multipledata)supportforacceleratedmediaandsignal processingcomputation lIncludeVFPhardwaretosupport singleanddouble-precisionoperations lARMv8CryptographyExtensions lIntegrated32KBL1instructioncache,32KBL1datacachewithECC l512KBunifiedsystemL3cachewithECC lTrustZonetechnologysupport lSeparate power domains for CPU core system to support internal power switch andexternallyturn on/offbasedondifferentapplicationscenario nPD_A55_0:1st Cortex-A55+Neon+FPU+L1I/DCache nPD_A55_1:2ndCortex-A55+Neon+FPU+L1I/D Cache nPD_A55_2:3rdCortex-A55+Neon+FPU+L1I/D Cache nPD_A55_3:4th Cortex-A55+Neon+FPU+L1I/D Cache lOneisolatedvoltagedomain 1.2.2 Neural Process Unit lNeuralnetworkaccelerationenginewithprocessingperformanceupto1TOPS lSupportINT8/INT16/FP16/BFP16MAChybridoperation lSupportdeep-learningframeworks:TensorFlow,TF-lite,Pytorch,Caffe,ONNX,MXNet,Keras,Darknet lOneisolatedvoltagedomain 1.2.3 Memory Organization lInternalon-chipmemory nBootROM nSYSTEM_SRAMinthevoltagedomainofVD_LOGIC nPMU_SRAMinthevoltagedomainof VD_PMUfor lowpowerapplication lExternaloff-chipmemory nDDR3/DDR3L/DDR4/LPDDR3/LPDDR4/LPDDR4X ① nSPINor/NandFlash neMMC nSD_Card n8bitsAsyncNandFlash n8bitstoggleNand Flash n8bitsONFINandFlash 1.2.4 Internal Memory lInternalBootRom nSupportsystembootfromthefollowingdevice: uSPIFlashinterface uNandFlash ueMMCinterface uSDMMCinterface nSupportsystemcodedownloadbythefollowinginterface: uUSBOTGinterface(Devicemode) lSYSTEM_SRAM nSize: 64KB lPMU_SRAM nSize:8KB 1.2.5 External Memory or Storage device lDynamicMemoryInterface(DDR3/DDR3L/DDR4/LPDDR2/LPDDR3/LPDDR4/LPDDR4X) nCompatiblewithJEDECstandards nCompatiblewithDDR3-2133/DDR3L-2133/LPDDR3-2133/DDR4-3200/LPDDR4-3200/LPDDR4X-3200 n Support 32bits data width, 2 ranks (chip selects), total addressing space is8GB(max)forDDR3/DDR3L/DDR4 nSupport 32bits data width, 4 ranks (chip selects), total addressing space is8GB(max)forLPDDR3/LPDDR4/LPDDR4X nLowpowermodes,suchaspower-downandself-refreshforSDRAM nCompensationforboarddelaysandvariablelatenciesthroughprogrammablepipelines nSupport 8bitsECCforDDR3/DDR3L/DDR4 nProgrammableoutputandODTimpedancewithdynamicPVTcompensation leMMCInterface nCompatiblewithstandardiNANDinterface nCompatiblewitheMMCspecification4.41,4.51,5.0and5.1 nSupportthreedata buswidth:1bit,4bitsor8bits nSupportHS200; nSupport CMDQueue lSD/MMCInterface nCompatiblewithSD3.0,MMCver4.51 nDatabuswidthis 4bits lNandFlashInterface nSupportasyncnand flash, each channel8bits,upto4banks nSupportONFISynchronousFlashInterface,eachchannel8bits,upto4banks nSupportToggleFlashInterface,eachchannel8bits,upto4banks nSupport syncDDRnandflash, eachchannel8bits, upto4banks nSupport LBAnand flashinasyncor syncmode nUp to70bits/1KBhardwareECC nForDDRnandflash,supportDLLbypassand1/4 or 1/8clockadjust, maximumclockrateis 75MHz nForasyncnandflash,supportconfigurableinterfacetiming,maximumdatarateis16bits/cycle lSPIFlash Interface nSupport SerialNORFlash,NANDFlash,pSRAMandSRAM nSupportSDRmode n Support1bit/2bit/4bitdatawidth 1.2.6 System Component lCRU(clock&reset unit) nSupportclockgatingcontrolfor individualcomponents nOneoscillatorwith24MHzclockinput nSupportglobalsoft-resetcontrolforwhole chip,alsoindividualsoft-resetforeachcomponent lMCU n32bitsmicrocontrollercore nHarvardarchitectureseparateInstructionandDatamemories nIntegratedProgrammableInterruptController(IPIC) nIntegratedDebugControllerwithJTAGinterface lPMU(powermanagementunit) n5separatevoltagedomains(VD_CORE/VD_LOGIC/VD_NPU/VD_GPU/VD_PMU) n15separatepower domains,whichcanbepowerup/downbysoftwarebasedondifferentapplicationscenes nMultipleconfigurableworkmodestosavepowerbydifferentfrequencyorautomaticclockgatingcontrolorpowerdomain on/offcontrol l Timer nSix64bitstimerswithinterrupt-basedoperationfornon-secureapplication nTwo64bitstimerswithinterrupt-basedoperationforsecureapplication nSupporttwooperationmodes:free-runninganduser-definedcount nSupporttimerworkstatecheckable lWatchdog n32bitswatchdogcounter nCounter counts down from a preset value to 0 to indicate the occurrence of atimeout nWDTcanperformtwotypesofoperationswhentimeoutoccurs: uGenerateasystemreset uFirstgenerateaninterruptandifthisisnot clearedbytheserviceroutinebythetimeasecondtimeout occurs thengenerateasystemreset nProgrammableresetpulselength nTotally16defined-rangesofmaintimeoutperiod nOneWatchdogfornon-secureapplication nOneWatchdogforsecureapplication lInterruptController nSupport 3 PPI interrupt sources and 256 SPI interrupt sources input from differentcomponents nSupport16software-triggeredinterrupts nTwointerruptoutputs(nFIQandnIRQ)separatelyforeachCortex-A55,botharelow-levelsensitive nSupportdifferentinterruptpriorityforeachinterruptsource,andtheyarealwayssoftware-programmable lMailbox nOneMailboxinSoCtoserviceCortex-A55andMCUcommunication nSupport four mailbox elements per mailbox, each element includes one data word,onecommandwordregisterandoneflagbitthatcanrepresentoneinterrupt nProvide32lockregistersforsoftwaretousetoindicatewhethermailboxisoccupied l DMAC nTwoidenticalDMACblockssupported(DMAC0/DMAC1) nMicro-codeprogrammingbasedDMA nThespecificinstructionsetprovidesflexibilityforprogrammingDMAtransfers nLinkedlistDMAfunctionissupportedtocompletescatter-gathertransfer nSupportinternalinstructioncache nEmbeddedDMAmanager thread nSupportdatatransfertypeswithmemory-to-memory,memory-to-peripheral,peripheral-to-memory nSignalstheoccurrenceofvariousDMAeventsusingtheinterrupt outputsignals nMapping relationship between each channel and different interrupt outputs issoftware-programmable nOneembeddedDMAcontrollerforsystem nDMACfeatures: u8channelstotally u32hardwarerequestfromperipherals u2interrupt outputs lTrustExecutionEnvironmentsystem nSupportTrustZonetechnologyforthefollowingcomponents uCortex-A55,supportsecurityandnon-securitymode,switchbysoftware u SystemgeneralDMAC,supportsomededicatedchannelsworkonlyinsecuritymode uSecureOTP,onlycanbeaccessedbyCortex-A55insecuremodeandsecurekeyreaderblock uSYSTEM_SRAM,part ofspaceisaddressedonlyinsecuritymode,detailedsizeissoftware-programmabletogetherwithTZMA(TrustZonememoryadapter) nCipherengine uSupportSHA-1,SHA-256/224,SHA-512/384,MD5withhardwarepadding uSupportHMACofSHA-1,SHA-256,SHA-512,MD5withhardwarepadding uSupportAES-128,AES-192,AES-256encrypt&decryptcipher uSupportDES& TDEScipher uSupport AES ECB/CBC/OFB/CFB/CTR/CTS/XTS/CCM/GCM/CBC-MAC/CMACmode uSupportDES/TDESECB/CBC/OFB/CFBmode uSupportupto4096bitsPKAmathematical operationsfor RSA/ECC nSupportdatascramblingforDDRSDRAMdevice nSupportupto256bitsTRNGOutput nSupportsecureOTP nSupport secureboot nSupport securedebug nSupport secureOS

新唐NuMicro® MA35D1系列微处理器以其高性能多核异构的设计、可靠的安全机制、丰富的通讯接口、出色的人机接口应用以及广泛的生态系统支持，成为了工程师在高端工业控制、边缘物联网网关以及HMI应用领域中的信赖之选。 现在， 飞凌嵌入式与新唐携手合作，基于MA35D1系列处理器推出FET-MA35-S2核心板 ，旨在为工程师用户们提供更高效、更便捷的开发体验！ 话不多说，先看价格——飞凌嵌入式FET-MA35-S2核心板提供2个配置选择，512MB+8GB版含税仅需¥248，1GB+8GB版含税仅需¥328，价格具有很高的性价比。 产品详情

深圳触觉智能 SOM7608核心板 现已上市，搭载瑞芯微RK3576/RK3576J高性能AIoT芯片平台，通过高速B2B连接器引出瑞芯微RK3576全部引脚资源，支持UFS2.0与eMMC5.1存储，支持全国产化。 RK3576集成了四核Cortex-A72和四核Cortex-A53处理器及独立NEON协处理器，6T超高算力NPU，支持4K120FPS高帧率视频解码及16M像素ISP的强大视频图像处理性能。 国产中高端AIoT平台 SOM7608核心板采用瑞芯微第二代8nm高性能AIoT芯片平台RK3576设计，集成四核Cortex-A72和四核Cortex-A53处理器，6Tops算力NPU，Mali G52 MC3 GPU，无论是语音识别、图像识别还是深度学习算法，都能实现快速响应和精准处理，为用户带来快速流畅的使用体验。 丰富接口拓展 SOM7608核心板拥有丰富的音视频拓展接口，支持FlexBus灵活的并行总线接口，可模拟不规则或者标准的协议，具有CAN-FD、UART、PCle2.1、SATA3.0、USB3.2、SAI、I3C等丰富的总线传输接口，为多种应用场景提供了强有力的支持。核心板模块逻辑框图，如下图所示： ​ 严苛品质 SOM7608核心板进行了严格的电源完整性和信号完整性仿真设计，通过各项电磁兼容、温度冲击、高温高湿老化、长时间存储压力等测试，稳定可靠，批量供货。采用高速B to B连接器封装，多层高密板沉金工艺，尺寸仅40x60mm。 ​ 强大AI算力 SOM7608核心板内置6Tops AI算力NPU，支持INT4/INT8/INT16/FP16混合运算，具有轻松转换TensorFlow/MXNet/PyTorch/Caffe等一系列框架模型的强大兼容性能，满足大多数行业人工智能模型的算力需求。 ​ 多媒体性能革新 SOM7608核心板支持HDMI2.1/eDP1.3、DP1.4、MIPI DSI等多个显示接口，可实现4K@120FPS高帧率视频解码与4K@60FPS编码，内置专门的图像预处理器和后处理器，内置3D GPU，能够完全兼容OpenGL ES1.1/2.0/3.2、OpenCL 2.0和Vulkan1.1以及最高16M像素ISP性能的图像信号处理器。 赋能多个行业应用 SOM7608核心板搭载瑞芯微RK3576高性能AIoT芯片平台，率先支持Android14与Linux等多操作系统，软硬件相结合进一步提升了资源利用率，使得设备在多任务处理、深度学习算法时更加游刃有余。广泛应用于AIoT、工业网关、HMI、工控、边缘计算、智慧商显、汽车电子等行业领域。 ​

1.概念 SMARC（SmartMobilityARChitecture，智能移动架构）是一种通用的小型计算机模块定义，基于ARM和X86技术的模块化计算机低功耗嵌入式架构平台，旨在满足低功耗、低成本和高性能的应用需求。这些模块通常使用与平板电脑和智能手机中相似的ARMSOC，或其他低功耗SOC和CPU。 图片 （314Pin金手指） 2.起源 SMARC最初名为ULP-COM，主要发起者为Kontron，后更名为SMARC以彰显在移动计算领域的创新和目标市场。2013年2月，SGeT协会通过了SMARC规范，并将其作为一个开放的、全球性的标准，目前SMARC最新的版本为SMARC2.1。 3.主要特点 标准化接口与尺寸 ：SMARC标准定义了计算机模块的尺寸、连接器类型、电气特性和功能接口， 使得不同厂家的计算机模块可以在相同的基础板（又称载板或底板）上互换使用 。 低功耗 ：模块的功率通常低于6W，适用于电池供电的设备。 高性能 ：采用高性能的处理器，如ARM SOC，满足各种计算需求。 小型化 ：模块尺寸小巧，便于集成到各种设备中。 扩展性 ：提供多种接口和扩展选项，支持多种外设和连接方式。 4.模块类型与尺寸 SMARC标准定义了2种类型的模块（两种模块尺寸）82mmx50mm和82mmx80mm。模块PCB上有314个金手指，可与314引脚0.5mm间距的金手指连接器插座相连接。 5.技术规格与接口 2020年3月，SGET发布了SMARC2.1规范。新标准与之前的SMARC2.0规范能完全向下相容，同时新的修订版带来了新的功能，如SerDes支持扩展边缘连接，以及多达4个MIPI-CSI摄像头接口，以满足日益增长的嵌入式计算和嵌入式视觉融合的需求。 ​ 6.厂商 提供SMARC计算机模块的厂家包括控创(Kontron)、康佳特(Congatec)、研华(Advantech)、凌华(Adlink)等。