tag 标签: 超低

相关博文
  • 热度 21
    2012-10-8 23:26
    1538 次阅读|
    1 个评论
    今天去拜访客户。 看到应用了我们的超低1W功耗视频转换输入板卡。 由于超低1W功耗,散热表示毫无压力。 相当欣慰。 对比: 其他公司提供视频转换输入板卡的功耗大概是5W左右。 而我们提供的只有1W。 72路的情况下,其他公司提供的板卡大致需要消耗360W的电力。而我们提供的板卡仅需要72W即可。 由于整体功耗低很多,所以电源设计也简单许多。
相关资源
  • 所需E币: 1
    时间: 2023-4-15 13:45
    大小: 270.12KB
    上传者: 张红川
    交流伺服电机超低速运转的实现.pdf
  • 所需E币: 2
    时间: 2022-12-3 16:45
    大小: 2.81MB
    上传者: yang15622383762
    VPC5021离线式脉宽调制(PWM)控制器采用电流模式控制实现高效离线式单端反激/正激电源转换器的应用。VIN高压供电端口实现超低启动电流(小于5uA),启动电压20V,欠压锁定电压7.6V,在一定启动时间下最大程度地降低启动网络的功耗,可实现低待机功耗的ACDC电源变换器。VDD低压供电端口启动电压低至7.4V,从而也可以满足低输入电压的DCDC开关电源的应用。VPC5021控制器在较重负载时固定工作于设定好的最大工作频率下进行PWM调制,随着负载减轻到一定程度,控制器通过逐级模拟降频工作模式来优化全负载范围效率,同时获得较低的轻负载纹波电压和空载功耗,并且不出现音频噪声,较好地解决了空载功耗、轻负载纹波、音频噪声三者之间的矛盾关系。VPC5021还集成了输出短路保护、过流保护、输出过压保护等功能,全范围保证开关电源的高可靠性。
  • 所需E币: 2
    时间: 2022-7-8 10:05
    大小: 540.11KB
    上传者: ZHUANG
    水声通信网络超低传输延迟控制方法研究
  • 所需E币: 0
    时间: 2021-11-29 11:03
    大小: 2.04MB
    上传者: crh18824662436
    VKL076 SSOP28是字段式液晶显示驱动芯片。功能特点:★液晶驱动输出:Common输出4线;Segment输出15线★内置DisplaydataRAM(DDRAM)★内置RAM容量:15*4=60bit★液晶驱动的电源电路1/2,1/3Bias,1/4Duty★内置BufferAMP★I2C串行接口(SCL,SDA)★内置振荡电路★不需要外围部件★低功耗设计★搭载等待模式★内置Power-onReset电路★搭载闪烁功能★工作电源电压:2.5-5.5V
  • 所需E币: 0
    时间: 2020-12-16 15:35
    大小: 14.87MB
    上传者: LGWU1995
    超低漏低噪声双路LDO线性稳压器的分析与设计
  • 所需E币: 0
    时间: 2020-9-26 02:19
    大小: 877.84KB
    上传者: LGWU1995
    利用超低电流、脉冲频率调制DC-DC转换器降低待机功耗
  • 所需E币: 0
    时间: 2020-9-26 02:21
    大小: 938.22KB
    上传者: LGWU1995
    量子级别的超低电流如何测量?这里有一个超强方案哦
  • 所需E币: 0
    时间: 2020-9-17 22:27
    大小: 138.98KB
    上传者: kaidi2003
    MAX400超低失调电压运算放大Maxim
  • 所需E币: 0
    时间: 2020-9-5 22:56
    大小: 444.5KB
    上传者: wxlai1998
    NCV7462LDO稳压器,250mA50mA,低漏,超低Iq,高PSRR.
  • 所需E币: 0
    时间: 2020-9-7 00:34
    大小: 151.71KB
    上传者: xiaosh728
    MAX400超低失调电压运算放大Maxim
  • 所需E币: 4
    时间: 2019-12-24 22:46
    大小: 244.72KB
    上传者: 二不过三
    摘要:该应用笔记提出了超低抖动时钟合成器的一种设计思路,其目标是产生2GHz时钟时,边沿之间的抖动超低抖动时钟合成器的设计挑战Apr17,2009摘要:该应用笔记提出了超低抖动时钟合成器的一种设计思路,其目标是产生2GHz时钟时,边沿之间的抖动表明,要达到这一抖动指标,设计难度远远高于预期。关于元器件变量和折衷方案的讨论为进一步的研究提供了线索。概述本文为高速数据转换器提供了一个低抖动时钟源的参考设计,目标是在时钟频率高达2GHz时,边沿间抖动出频率,所产生的抖动信噪比SNR为:-20×log(2×π×f×tj)=-64dB。设计需求时钟设计的最高频率为2GHz,然而,一些VCO(压控振荡器)和预分频器能够将其扩展到更高频率,且不同器件能够扩展的范围也不尽相同。这里介绍的参考设计、仿真测试和结果只针对2GHz输出频率。一些高速转换器采用时钟信号的两个沿作为内部定时。这就要求严格的50%占空比。另外,目标输出驱动能力是10dBm/50Ω,即2VP-P差分输出。合成器设计基础图1.传统锁相环最简单的设计是传统的锁相环电路,如图1。如上所述,要求严格的50%占空比。因此,VCO工作在目标时钟的两倍频(4GHz),然后通过2分频获得目标频率和占空比。由于分频器会引入抖动,所以将其置于锁相环环路以消除噪声。环路滤波器提供对参考噪声的低通滤波和VCO噪声的高通滤波。同时,它也决定了环路建立时间。由于这是固定频率应用,环路建立时间不存在问题;滤波器带宽可只对噪声进行优化。窄带滤波器更容易处理参考噪声,但增加了VCO的噪声负担,宽带滤波器的效果则相反。虽然我们需要在VCO和参考时钟两者之间进行平衡,通过对两者的研究表明,同时获得两者的最佳性能是可能的。100fs抖动的相噪指标决定了噪声将有多低。……
  • 所需E币: 4
    时间: 2020-1-9 15:17
    大小: 541.44KB
    上传者: rdg1993
    超低電壓電路分析與設計……
  • 所需E币: 3
    时间: 2020-1-14 10:26
    大小: 335.98KB
    上传者: wsu_w_hotmail.com
    采用超低噪音晶体管的1575MHz+GPSLWR#SD00051LNAPSiliconDiscretes……