标签: MPU

近期，NXP（恩智浦半导体）的i.MX 6系列处理器已加入其“产品长期供货计划”，不同型号处理器的生命周期得到了10~15年的延长，确保了长期稳定的供货与维护。（NXP产品长期供货计划的目的，是给客户的嵌入式产品提供稳定的芯片供应。特定产品的产品长期供货计划是“NXP至少要为该产品提供支持的时间”，特殊情况下可以延长该计划下产品的供货年限。） 作为NXP的金牌合作伙伴，飞凌嵌入式已基于i.MX 6系列的4款处理器推出了7款核心板产品，不同温宽、不同连接器类型，方便更多客户的灵活选用。目前已在人工智能、工业物联网、电力储能、智能交通、医疗设备、充电桩、消费电子和HMI等多个领域广泛应用，得到了数千家客户的信赖。 得益于NXP的“产品长期供货计划”，飞凌嵌入式i.MX 6系列核心板产品的供货生命周期也得到了进一步延长，同样能够为客户提供更加持久和稳定的产品支持。 i.MX6UltraLite， 长期供货年限至2035年 飞凌嵌入式FETMX6UL-C核心板 基于NXP i.MX6UltraLite处理器设计，Cortex-A7 架构，主频528MHz。核心板采用两组优质进口80Pin板对板连接器设计，严酷的温度等级测试确保核心板在-40℃~+85℃环境中稳定运行，最大支持8路UART、2路以太网、2路CAN等工业级总线接口。核心板分为工业级与商业级，给用户提供更丰富的选择。 i.MX 6Quad， 长期供货年限至2035年 1、飞凌嵌入式FETMX6Q-C核心板 基于NXP四核ARM Cortex-A9架构处理器设计，主频1GHz，采用12层PCB沉金工艺。整板尺寸仅40mm*70mm，采用四个高度为1.5mm的连接器，引脚数量多达320Pin，将处理器全部功能引脚引出。配套底板资源丰富，不仅搭载千兆以太网、CAN-bus、摄像头、Wi-Fi&蓝牙等主流接口，同时还引出了MIPI、MLB、EIM BUS 等CPU特有的功能。 2、飞凌嵌入式FETMX6Q-S核心板 同样基于NXP i.MX 6Quad处理器设计，采用8层PCB沉金工艺，邮票孔连接方式电气特性和抗干扰性更佳，具有抗震、抗氧化、抗干扰、成本低的优势。核心板引脚数量为220Pin(55*4)尺寸为60mm*60mm方形结构设计，便于客户底板布局设计。 i.MX 6DualLite， 长期供货年限至2035年 1、飞凌嵌入式FETMX6DL-C核心板 基于NXP双核ARM Cortex-A9架构i.MX6DualLite处理器设计，主频1GHz，12层PCB沉金工艺。整板尺寸小巧仅40mm*70mm，优化固定孔、防误插设计，采用四个高度为1.5mm的连接器，引脚 数量多达320Pin，将处理器全部功能引脚引出。配套底板资源丰富，不仅搭载千兆以太网、CAN-bus、摄像头、Wi-Fi&蓝牙等主流接口。 2、飞凌嵌入式FETMX6DL-S核心板 同样基于NXP i.MX6DualLite处理器设计，8层PCB沉金工艺，邮票孔连接方式电气特性和抗干扰性更佳，核心板自身即是最小系统，自带LCD接口，无需底板配合，通电即可启动和调试，降低开发难度。FETMX6DL-S核心板分为工业级与商业级两个版本，给用户提供更丰富的选择。 i.MX6ULL （注：i.MX6ULL处理器发布于2016年，供货年限15年，目前暂未延长产品生命周期） 1、飞凌嵌入式FETMX6ULL-C核心板 基于NXP i.MX6ULL处理器开发设计，采用低功耗的ARM Cortex-A7架构，运行速度高达800MHz。原生支持8路UART、2路Ethernet、2路CAN-bus总线、2路USB 2.0、LCD等常用接口。体积小巧，核心板尺寸仅40mm*29mm，并采用2mm合高的板对板连接器，将小体积、便于拆卸的优势集一身。 2、飞凌嵌入式FETMX6ULL-S核心板 同样基于NXP i.MX6ULL处理器开发设计。核心板支持工业级、宽温级和商业级三种配置，方便用户不同的选择。核心板采用8层PCB沉金工艺，具备更佳的电气特性。邮票孔封装设计，体积小巧，整板尺寸仅44mm*35mm。值得注意的是，这款核心板上率先适配了OpenHarmony 4.1，这也是业内的首个应用案例，嵌入式核心板与OpenHarmony操作系统的结合与应用，将进一步推动千行百业的数智化进程。 飞凌嵌入式推出的嵌入式智能主控产品经过精心的设计与优化，实现了功能与成本的平衡，为各类嵌入式应用提供了灵活、高效的解决方案。无论是追求高效性能的应用，还是注重成本效益的普及型项目，飞凌嵌入式的i.MX 6系列核心板都能轻松应对，助力您的项目快速开发，产品快速上市。

近期，NXP（恩智浦半导体）的i.MX 6系列处理器已加入其“产品长期供货计划”，不同型号处理器的生命周期得到了10~15年的延长，确保了长期稳定的供货与维护。 （NXP产品长期供货计划的目的，是给客户的嵌入式产品提供稳定的芯片供应。特定产品的产品长期供货计划是“NXP至少要为该产品提供支持的时间”，特殊情况下可以延长该计划下产品的供货年限。） 作为NXP的金牌合作伙伴，飞凌嵌入式已基于i.MX 6系列的4款处理器推出了7款核心板产品，不同温宽、不同连接器类型，方便更多客户的灵活选用。目前已在人工智能、工业物联网、电力储能、智能交通、医疗设备、充电桩、消费电子和HMI等多个领域广泛应用，得到了数千家客户的信赖。得益于NXP的“产品长期供货计划”，飞凌嵌入式i.MX 6系列核心板产品的供货生命周期也得到了进一步延长，同样能够为客户提供更加持久和稳定的产品支持。 i.MX6UltraLite， 长期供货年限至2035年 飞凌嵌入式FETMX6UL-C核心板 基于NXP i.MX6UltraLite处理器设计，Cortex-A7 架构，主频528MHz。核心板采用两组优质进口80Pin板对板连接器设计，严酷的温度等级测试确保核心板在-40℃~+85℃环境中稳定运行，最大支持8路UART、2路以太网、2路CAN等工业级总线接口。核心板分为工业级与商业级，给用户提供更丰富的选择。 i.MX 6Quad， 长期供货年限至2035年 1、飞凌嵌入式FETMX6Q-C核心板 基于NXP四核ARM Cortex-A9架构处理器设计，主频1GHz，采用12层PCB沉金工艺。整板尺寸仅40mm*70mm，采用四个高度为1.5mm的连接器，引脚数量多达320Pin，将处理器全部功能引脚引出。配套底板资源丰富，不仅搭载千兆以太网、CAN-bus、摄像头、Wi-Fi&蓝牙等主流接口，同时还引出了MIPI、MLB、EIM BUS 等CPU特有的功能。 2、飞凌嵌入式FETMX6Q-S核心板 同样基于NXP i.MX 6Quad处理器设计，采用8层PCB沉金工艺，邮票孔连接方式电气特性和抗干扰性更佳，具有抗震、抗氧化、抗干扰、成本低的优势。核心板引脚数量为220Pin(55*4)尺寸为60mm*60mm方形结构设计，便于客户底板布局设计。 i.MX 6DualLite， 长期供货年限至2035年 1、飞凌嵌入式FETMX6DL-C核心板 基于NXP双核ARM Cortex-A9架构i.MX6DualLite处理器设计，主频1GHz，12层PCB沉金工艺。整板尺寸小巧仅40mm*70mm，优化固定孔、防误插设计，采用四个高度为1.5mm的连接器，引脚 数量多达320Pin，将处理器全部功能引脚引出。配套底板资源丰富，不仅搭载千兆以太网、CAN-bus、摄像头、Wi-Fi&蓝牙等主流接口。 2、飞凌嵌入式FETMX6DL-S核心板 同样基于NXP i.MX6DualLite处理器设计，8层PCB沉金工艺，邮票孔连接方式电气特性和抗干扰性更佳，核心板自身即是最小系统，自带LCD接口，无需底板配合，通电即可启动和调试，降低开发难度。FETMX6DL-S核心板分为工业级与商业级两个版本，给用户提供更丰富的选择。 i.MX6ULL （注：i.MX6ULL处理器发布于2016年，供货年限15年，目前暂未延长产品生命周期） 1、飞凌嵌入式FETMX6ULL-C核心板 基于NXP i.MX6ULL处理器开发设计，采用低功耗的ARM Cortex-A7架构，运行速度高达800MHz。原生支持8路UART、2路Ethernet、2路CAN-bus总线、2路USB 2.0、LCD等常用接口。体积小巧，核心板尺寸仅40mm*29mm，并采用2mm合高的板对板连接器，将小体积、便于拆卸的优势集一身。 2、飞凌嵌入式FETMX6ULL-S核心板 同样基于NXP i.MX6ULL处理器开发设计。核心板支持工业级、宽温级和商业级三种配置，方便用户不同的选择。核心板采用8层PCB沉金工艺，具备更佳的电气特性。邮票孔封装设计，体积小巧，整板尺寸仅44mm*35mm。值得注意的是，这款核心板上率先适配了OpenHarmony 4.1，这也是业内的首个应用案例，嵌入式核心板与OpenHarmony操作系统的结合与应用，将进一步推动千行百业的数智化进程。 飞凌嵌入式推出的嵌入式智能主控产品经过精心的设计与优化，实现了功能与成本的平衡，为各类嵌入式应用提供了灵活、高效的解决方案。无论是追求高效性能的应用，还是注重成本效益的普及型项目，飞凌嵌入式的i.MX 6系列核心板都能轻松应对，助力您的项目快速开发，产品快速上市。

先说明一下，其实MPU有很多含义，我们常见的有两种： MPU： Memory Protection Unit，内存保护单元 （ 本文描述的内容 ） ； MPU： Microprocessor Unit，微处理器； 此外，可能还有人会与MPU-6050这类模块联系在一起。所以，大家不要把MPU搞混了。 为什么要使用MPU？ 如果你开发的嵌入式项目，因内存溢出，或者内存故障等一些原因，造成了重大经济损失，或者造成了重大事故，你就能体会为什么要使用内存保护单元（MPU）了。 在嵌入式系统中使用内存保护单元（MPU ） 可以在开发早期及时发现因内存而导致的Bug，节省更多开发时间。 同时，在项目后期修改Bug，或者增加功能，可以减少修改文档和测试所需的时间。 也就是说，使用MPU会避免因为修改一个bug，而引起多个bug的情况（0生1，1生万物 ）。 MPU如何实现内存保护？ 简单来说，就是保护与当前执行的代码不相关的所有数据。 拿RTOS任务A和B来说： 任务A和B不应相互交互数据 ，但是存在一个错误，任务A可能会意外地写入任务B偶尔使用的某些数据，不会影响任务A的正确操作。但是，当任务B尝试使用损坏的数据时，任务B可能会意外故障。 如果没有配置MPU来阻止任务A写入任务B的数据，则该错误可能需要很长的时间供开发人员跟踪。如果错误很小，或者如果任务B很少使用该数据，则将很难解决该bug。但是，如果使用了MPU，则该bug就会及早被发现。 在某些体系结构上，MPU甚至可以帮助你检测NULL指针引用，因为你可以设置MPU区域以防止非特权代码访问内存0x0。 应用程序中一组设计良好的MPU区域可以很好的保护重要的内存区域，以防止出现特定的问题。 一个很好的例子是通过在MPU区域的末尾放置缓冲区来防止缓冲区溢出，你还可以将任务堆栈放置在任何非特权代码都无法访问的区域。如果这样做，则每个任务必须使用自己的MPU区域之一来设置自己对自己的堆栈的访问权限。 使用MPU的好处 无论是操作系统，还是裸机系统，如果没有防止恶意访问错误内存的能力，系统将有重大安全问题，以及安全漏洞的雷区。 使用的内存保护单元（MPU）有很多优势，MPU通常允许你以特权或非特权模式运行，并使用一组“区域”来确定当前正在执行的代码是否具有访问代码和数据的权限。 每个区域都是一个连续的内存块，具有该内存的一组权限，特权和非特权访问。与非特权代码的子集相比，特权代码往往可以访问大部分（但不是全部）内存。 在整个系统运行时中，这些区域不必相同。MPU区域可以根据每个任务进行修改，每个任务可以具有自己独特的区域集，这些区域在任务移至运行状态时进行配置。 这使你可以仅对需要代码和数据的任务设置访问权限，利用MPU的嵌入式操作系统将在每次上下文切换期间管理每个任务的区域和特权级别。 比如设置RTOS两个任务不同的内存保护区域： 上面这张图，大家都能看懂吧？Flash和内存区域被分别设置保护。 两个全局保护区域：Flash开头、RAM开头； 在Flash中，一部分仅限任务1访问，这部分不能被任务访问；同时，在Flash另外区域，仅限任务2访问，不能被任务1访问。如果这两部分区域被对方访问，则会生成生成MPU故障。 在RAM区域，同一部分区域，一个只能被读，一个只能被写入，如果不按约定操作，同样也会生产MPU故障。 什么时候不使用MPU？ 通常有两种情况可以不使用处理器上的MPU功能： 一个简单的项目 一个对性能至关重要的项目 第1个很简单：一个非常简单的应用程序基本上没必要使用MPU，反而增加了系统的复杂性。不设置内存保护，RAM和外围设备的MPU区域，你自己一眼就能找到bug。 第2个对性能要求高的项目：在上下文切换时，设置内存保护，堆栈那些操作，有可能影响系统的实时性，从而导致系统异常。这个需要结合项目实际情况考虑用，还是不用MPU功能。 关注公众号“优特美尔商城”，获取更多电子元器件知识、电路讲解、型号资料、电子资讯，欢迎留言讨论。

1.测试对象 HD-G2L-IOT基于HD-G2L-COREV2.0工业级核心板设计，双路千兆网口、双路CAN-bus、2路RS-232、2路RS-485、DSI、LCD、4G/5G、WiFi、CSI摄像头接口等，接口丰富，适用于工业现场应用需求，亦方便用户评估核心板及CPU的性能。 HD-G2L-CORE系列工业级核心板基于RZ/G2L微处理器配备Cortex®-A55(1.2GHz)CPU、16位DDR3L/DDR4接口、带ArmMali-G31的3D图形加速引擎以及视频编解码器(H.264)。此外，这款微处理器还配备有大量接口，如摄像头输入、显示输出、USB2.0和千兆以太网，因此特别适用于入门级工业人机界面(HMI)和具有视频功能的嵌入式设备等应用。 图1.1HD-G2L-IOT  2.测试目的 MPU（MicroprocessorUnit，微处理器单元）是嵌入式系统中最常用的处理器之一，它具有计算能力和控制能力，广泛应用于各种嵌入式系统中，例如智能手机、平板电脑、汽车电子、工业自动化、智能家居等等。 对MPU进行压力测试的目的是为了评估其性能和稳定性，以确保其能够在各种情况下正常运行。在压力测试过程中，会模拟各种场景和负载，例如高并发访问、大量数据处理、频繁的IO操作等，以测试MPU在高负载下的响应速度、处理能力、稳定性和可靠性等方面的表现。 通过压力测试，可以发现MPU在极限负载下的表现，为开发人员和测试人员提供重要的性能数据和反馈，以改进系统设计、优化代码和测试策略，从而提高MPU的性能和稳定性，确保系统在各种情况下的高效运行。 该报告适用于CPU/GPU/VPU负载50%以上的压力测试（72小时以上）。  2.1 测试结果 经过超过72小时的MPU压力测试，主要针对CPU、GPU、VPU负载达到50%以上的情况进行测试。测试结果显示，在持续高强度负载下，系统整体表现稳定，无明显卡顿或崩溃现象，CPU、GPU、VPU负载水平均能够保持在稳定的水平。测试结果表明，系统能够在长时间高负载的工作环境下保持可靠性和稳定性，具有较高的抗压能力。 3.测试原理 3.1.1 CPU负载 使用C语言编写模拟CPU压力测试程序，通过命令行参数指定CPU的负载率，并在一定的时间跨度内持续运行，以模拟CPU的高负载状态。程序通过使用循环和休眠来控制CPU的负载率，并在循环中通过获取当前时间戳来计算CPU的使用时间和空闲时间。程序会一直持续运行，直到手动终止。其评估板运行CPU压力测试程序后如所示。 图3.1演示程序 该程序需要在空闲的机器上运行才能精确的获取到设置的CPU负载率，如果有其他占用CPU的进程在运行则实际的利用率会比设定值要高，所以与实际设置的CPU负载率存在一定的误差。 3.1.2 GPU/VPU负载 通过死循环脚本不断播放格式为.mp4的视频。 图3.2GPU负载 3.2 硬件准备 HD-G2L-IOT评估板、HD-G2L-COREV2.0核心板、网线、Type-c数据线、12V电源适配器、UART模块、电容屏、电脑主机。 3.3 测试环境 图3.3测试环境 3.4 开始MPU负载测试 根据测试目的，运行测试程序，将CPU负载率设置为70%，外接电容屏播放视频并持续运行72小时以上。 图3.4 图3.5视频播放 如图3.4所示，运行CpuStress程序设置负载率为70%：先检测是否存在CpuStress进程，若有则杀掉进程，随后根据用户输入时间校准评估板时间，最后输入测试时长（秒）开始MPU负载测试并持续显示当前CPU负载率在屏幕，若达到测试时长则自动结束测试。  3.5 结束MPU负载测试 图3.6测试结果 图3.7视频播放 如图3.6所示，CpuStress程序在运行了72小时30分钟后结束运行，并显示测试完成，在此测试期间，持续高强度负载下，系统整体表现稳定，无明显卡顿或崩溃现象，CPU、GPU、VPU负载水平均能够保持在稳定的水平。测试结果表明，系统能够在长时间高负载的工作环境下保持可靠性和稳定性，具有较高的抗压能力。 4.关于HD-G2L-IOT 4.1 硬件参数 HD-G2L-IOT板载的外设功能： 集成2路10M/100M/1000M自适应以太网接口 集成Wi-Fi 集成2路RS-232接口 集成2路RS-485接口 集成2路CAN-bus接口 集成2路USBHost 集成1路USB扩展4G模块接口（集成SIM卡接口） 集成1路USB扩展5G模块接口（集成SIM卡接口） 支持1路TF卡接口 支持液晶显示接口（RGB信号） 支持4线电阻触摸屏与电容屏接口 1路MIPIDSI接口 1路摄像头接口（MIPICSI） 支持音频（耳机、MiC、SPK） 支持实时时钟与后备电池 支持蜂鸣器与板载LED 支持GPIO 1路TTL调试串口 直流+12V电源供电（宽压9~36V） HD-G2L-CORE核心板硬件资源参数： 注：受限于主板的尺寸与接口布局，核心板部分资源在IoT底板上以插针方式引出。  

随着市场对 嵌入式 设备功能需求的提高，市面上出现了集成嵌入式处理器和单片机的主控 方案 ，以兼顾性能和效率。 在实际应用中，嵌入式处理器和单片机之间需要进行大量且频繁的数据交换，如果采用低速串行接口，则数据传输效率低，这将严重影响产品的性能；而如果采用高速并口，则占用管脚多，硬件成本将会增加。 ​ 为解决这一痛点，各大 芯片 公司陆续推出了兼具A核和M核的多核异构处理器，如 NXP 的 i.MX8 系列、瑞萨的RZ/ G2L 系列以及TI的 AM62x 系列等等。虽然这些处理器的品牌及性能有所不同，但多核通信原理基本一致，都是基于寄存器和中断传递消息，基于共享内存 传输数据 。 以配电终端产品为例，A核负责通讯和显示等 人机交互 任务，M核负责采样和保护等对实时性要求较高的任务，双核间交互模拟量、开关量和录波文件等多种信息，A核+M核的方案既满足了传统采样保护功能，又支持多种接口通信及新增容器等功能，符合国家电网现行配电标准。 通信过程整体架构说明 一、 硬件层通信实现机制 通过物理内存DDR分配，将硬件层分为了两部分：TXVring Buffer(发送虚拟环状缓冲区)和RXVring Buffer(接收虚拟环状缓冲区)；其中M核从TXVring区发送数据，从RXVring区读取接收数据，A核反之。 处理器支持消息传递单元（MessagingUnit，简称MU）功能模块，通过MU传递消息进行通信和协调，芯片内的M7控制核和A53处理核通过通过寄存器中断的方式传递 命令 ，最多支持4组MU双向传递消息，既可通过中断告知对方数据传递的状态，也可发送最多4字节数据，还可在低功耗模式下唤醒对方，是保证双核通信实时性的重要手段。 ​ 寄存器输入输出通信模型 （1）CoreA写入数据； （2）MU将Tx 空位清0，Rx满位置1； （3）产生接收中断请求，通知CoreB接收状态寄存器中的接收器满，可以读取数据； （4）CoreB响应中断，读取数据； （5）CoreB读完数据后，MU将Rx满位清0，Tx空位置1； （6）状态寄存器向CoreA生成发送中断请求，告知CoreB读完数据，发送寄存器空。 通过以上步骤，就完成了1次从CoreA向CoreB 传递消息的过程，反之亦然。 二、驱动层Virtio下RPMsg通信实现 Virtio是通用的IO虚拟化模型，位于设备之上的抽象层，负责前后端之间的通知机制和控制流程，为异构多核间数据通信提供了层的实现。 RPMsg消息框架是 Linux 系统基于Virtio缓存队列实现的主处理核和协处理核间进行消息通信的框架，当客户端驱动需要发送消息时，RPMsg会把消息封装成Virtio缓存并添加到缓存队列中以完成消息的发送，当消息总线接收到协处理器送到的消息时也会合理地派送给客户驱动程序进行处理。 在驱动层，对A核，Linux采用RPMsg框架+Virtio驱动模型，将RPMsg封装为了tty文件供 应用层 调用；在M核，将Virtio移植，并使用简化版的RPMsg，因为涉及到互斥锁和信号量，最终使用Free RT OS完成过程的封装，流程框图如下方所示。 ​ 主处理核与协处理核数据传递流程图 （1）Core0向Core1发送数据，通过rpmsg_send函数将数据打包至Virtioavail链表区； （2）在avail链表寻找共享内存中空闲缓存，将数据置于共享内存中； （3）通过中断通知Core1数据到来，共享内存由avail链表区变至used区； （4）Core1收到中断，触发rpmsg的接收回调函数，从used区获取数据所在的共享内存的物理地址，完成数据接收； （5）通过中断通知Core0数据接收完成，共享内存缓存由used区变为avail区，供下次传输使用。 三、应用层双核通信实现方式 在应用层，对A核可使用open、write和read函数对 /dev下设备文件进行调用；对M核，可使用rpmsg_lite_remote_init、rpmsg_lite_send和rpmsg_queue_recv函数进行调用，不做重点阐述。 四、实际使用效果 通过程序实测，M核和A核可以批量传输大数据。同样以配电产品为例——128点采样的录波文件大约为43K，若通过传统的串行总线传输方式，需要数秒才可完成传输。 而使用 i.MX8MP 的双核异构通信方案，只需要不到0.5秒即可传输完成，数据传输效率提升数十倍！同时还避免了串行总线易受 EMC 干扰的问题，提高了数据传输稳定性，简化了应用编程，可满足用户快速开发的需求。 以上就是关于多核异构处理器中A核与M核通信过程的解析, 飞凌 www.forlinx.com多核异构平台有NXP的i.MX8系列、瑞萨的RZ/G2L系列以及TI的AM62x系列等等，您可关注了解。