标签: 抗噪

由于发现后面忘了给出答案在此补充一下： 用三态实现MUX最一般的做法： 由于这个设计受外界杂音影响很大（Non-Restoring！）所以我们可以利用一般的CMOS技术设计： 。或者采用更快的反向三态设计（因为导线更少嘛~） 。注意后两个设计输出是~Y而不是Y，也可以感觉到为什么CMOS比较喜欢反向门--是Restoring的（抗噪）！，也叫做反向MUX但是统称为MUX

作者：飞兆半导体Wonsuk Choi 与 Dongkook Son 超级结 MOSFET 以其高开关速度和低开关损耗而著称，但如果印刷电路板 (PCB) 设计不好，则它们会产生负面影响，如增加电磁干扰（EMI）、栅极振荡和高峰漏源电压。 飞兆半导体设计了一种改进的超级结 MOSFET 结构，即 SuperFET® II MOSFET，它可让设计人员降低电磁干扰（EMI），运行稳定，同时具有卓越的抗噪性能。 使用内部栅极电阻（Rg），减少栅极振荡 SuperFET II 器件结构值得关注的首要特点之一就是，它包含内部栅极电阻（Rg）。 内部栅极电阻（Rg）放置在栅极焊盘中，是真正的栅极，而非等效串联电阻。 它采用了优化的栅极电荷值，并在大电流条件下，控制 dv/dt和 di/dt 的开关。 由于栅极源两端的电压降将被外部和内部栅极电阻（Rg）分压，因此内部栅极电阻（Rg）会使栅极振荡大幅减少。 通过使用内部栅极电阻（Rg）， 可以使用更小的外部栅极电阻（Rg），同时维持更高负载下的性能。 图 1 显示了功率因数校正 (PFC) 电路中关断瞬态下的 dv/ dt。 该电路中，V IN 为 100V 交流，P O 为 400W，栅极电阻（Rg）仅为 3.3mΩ。 SuperFET II 器件的 dv/dt 在满载时为 36 Vns，在 300W 负载时保持线性变化，但较小的栅极电阻（Rg）无法控制 300W 以上的超级结 MOSFET。   图 1. 功率因数校正 (PFC) 电路关断瞬态下测得的 dv/dt 振荡波形 与功率因数校正 (PFC) 电路相关联的寄生振荡可引起超级结 MOSFET 产生强振荡波形，如图 2 所示。       图 2. 超级结 MOSFET 产生的振荡波形 图 3 显示了简化的功率因数校正 (PFC) 电路中的内部和外部寄生效应的来源，这可用于说明寄生振荡的产生。   电路经受内部和外部寄生效应。 内部寄生来自于与功率 MOSFET 相关联的电容（C gs 、 C gd-int 和 C ds ）和电感（L g1 、L d1 和 s1 ）。 外部寄生由印刷电路板 (PCB) 上的耦合电容（C gd_ext ）和电感（L G 、L D 和 L S ）组成。     图 3. 突出显示内部和外部寄生的功率因数校正 (PFC) 电路 当 MOSFET 开启和关闭时，寄生栅极振荡发生在谐振电路，包括 C gd_int 、C gd_ext 、 L g1 和 L G 上。 在高开关速度或当MOSFET关闭时，MOSFET的振荡漏源电压通过C gd （因L D 而产生），形成带有栅极电感 L g1 和L G 的谐振电路。 由于栅极电阻非常小，振荡电路 Q( ) 变得很大,当谐振条件出现时，在该点和 C gd 或 L G 与 L g1 之间会产生大的振荡电压。   L S 与 L s1 之间会出现压降,这可通过等式 1 来表示，该压降是由于关断瞬态下的负漏极电流造成的。   等式 1。 栅极振荡 图 4 显示了在升压阶段功率因数校正 (PFC) 电路的性能。 黄线为栅极电压（V GS ）。 超级结 MOSFET 产生超过 45 V 的峰值栅极振荡，这将导致过压闩锁以及无栅极信号。 使用 SuperFET II 器件，V CC 峰值电压会低得多（16V），从而可以防止任何闩锁问题。 图 4. 功率因数校正 (PFC) 电路的初始波形（V IN = 110 VAC，P OUT = 300 W, V O = 380 V）   更优的电磁干扰 (EMI) 性能 超级结 MOSFET 的高开关速度可能会形成较高的电磁干扰 (EMI) 。 图 5 显示了 400W ATX 电源中的辐射电磁干扰 (EMI) 噪音。 SuperFET II MOSFET 具有介于 90 到 160MHz 之间的更低发射电平（dBµV）, 读数极低，为 130MHz。 图5. ATX电源中的辐射电磁干扰(EMI) 结论 基于电荷平衡技术的超级结 MOSFET 可提供更低的导通电阻和寄生电容，但其使用效果可能不佳，因为它们会给系统带来不好的负面影响。 全新的飞兆半导体 SuperFET II MOSFET 技术使设计人员能够开发出在大电流条件下栅极振荡更低、电磁干扰 (EMI) 噪音更小、运行更稳定的下一代系统。