orcad-如何使用-有什么中文资料面包板社区

相关博文

Cadence原理图常见问题总结

热度 3

刘鹤

2020-9-28 09:01

6588 次阅读|

0 个评论

问题描述答案步骤取消更改元件编号后显示的下划线？选中元件，右键选择user assigned reference ，选择unset Path路径下含义？ devpath(第三方网表)，padpath(焊盘)，psmpath(Flash文件，Shape文件) 导出PDF？方法一：选择print方式，设置adobe打印，打印质量选择高即可，适合导出单张图。方法二：选择export-pdf，路径设置如下： C:\Program Files (x86)\Adobe\Acrobat DC\Acrobat 选择程序名Acrobat Distiller，适合整个项目的归档处理。在原理图中如何添加上划线？比如可以用 C\S\ 表示打印PDF模糊？ Adobe PDF软件属性设置输出文件选择高质量导出BOM格式？名称 Item\tQuantity\tReference\tPart\tDescription\tManufacturer\tMfg Part Number\t PCB Footprint\tNote 属性 {Item}\t{Quantity}\t{Reference}\t{Value}\t{Description}\t{Manufacturer}\t{Mfg Part Number}\t{PCB Footprint}\t{Note} 如何删除原理图中自定义的属性？选中要删除的属性，右键filters-remove current filter即可 F4重复上一步失效？可以试试Windows+F4或Fn+F4 orcad原理图自动增加页码？先不用管页码，设计完之后，选中DSN文件，在Annotate中重新设置元器件标号的时候会自动调整页码。批量修改页连接器？选中原理图选择要修改的off-page connector，然后Ctrl+E进入属性编辑页。步骤： 1.选中坐标列x或y（取决于页连接器的排列），并复制到excel中 2.在excel中坐标列左侧添加索引列，初始值为1，增量为1，用来表示orcad中乱序的坐标的顺序 3.在excel中添加一列名称列，并按照乱序坐标列进行升序排列，然后填入名称 4.点击索引列，进行升序排列，使得乱序坐标列恢复原状，此时复制名称列数据到orcad中 5.点击页连接器的属性页中名称列，按Shift+Insert进行复制 Crtl+Insert：复制 Shift+Insert：粘贴（注意：选中后的页连接器器顺序可能不对，所以需要先复制坐标信息到excel中，然后对乱序的坐标按照1234的顺序，增加一列索引，然后按照把乱序坐标进行按大小排序【样式-套用表格格式】，写入批量修改名，然后按照索引增量排序，复制名称粘贴到属性中。） orcad中移动元件出现三角框黄色感叹号，左下角状态栏显示不可移动？ Preference-Miscellaneous-WireDrag，勾选允许元件随着移动更改连接性 orcad关闭/开启启动页面startpage？在Command Window中输入：SetOptionBool EnableStartPage 0 关闭输入：SetOptionBool EnableStartPage 1 开启
(多图) CADENCE PCB 设计解决方案（2）

热度 13

用户1831175

2015-3-14 22:41

1111 次阅读|

0 个评论

　　PCB制造　　可以进行全套底片加工，裸板装配和测试输出，包括各种格式的Gerber 274x，NC drill和裸板测试，更重要的是，Cadence通过其Valor ODB++界面，还包含Valor Universal Viewer，支持业界倡导的Gerber-less制造， ODB++数据格式可创建精确而可靠的制造数据，进行高质量的Gerber-less制造。　　PCB自动布线器技术　　自动化的互联环境　　设计复杂度，密度和高速布线约束的提高使PCB的手动布线既困难又耗时，复杂的互联布线问题通过强大的，自动化的技术得以解决，这种强大的，经实践证明的自动布线器含有一种批量布线模式，含有众多的用户可定义的布线策略，以及自动的策略调整，互动的布线环境，具有实时互动走线推挤特性，有助于对走线的快速编辑，具有广泛的布图规划功能和完整的元件放置特点的互动式放置环境，使得无需切换应用程序就可以进行放置变更，优化布线，通过使用自动交互式布图规划和放置功能，设计师可以提高布线质量和效率，这与元件布局直接相关，此外，广泛的规则集让设计师可以控制范围广泛的约束，从默认的板级规则到按照线路种类的规则，再到区域规则，Allegro产品提供的高速布线能力能够解决线路安排，时序，串扰，布线层的设置，和当今高速电路所需要的特殊器件要求。　　自动布线　　高级自动布线技术提供了强大的，基于形状的自动布线，有快速，高效率等特点，它的布线算法可对于类型广泛的PCB互连挑战，从简单到复杂，从低密度到高密度，并可满足高速约束的需要，这些强大的算法最高效率地使用了布线区域，为了给各种情形找到最佳的布线方案，布线器使用一种多通路，重视成本，可解决冲突的算法，广泛的规则集提供了物理和电子约束控制的能力，广泛的规则集具有解决设计中各种布线元素的特定规则的灵活性，用户可以定义满足通用物理/间距线路规则所需的规则，和复杂，层级高速规则的分类规则，见图5，　　可制造性设计　　制造性设计能力可以大大提高制造的良品率，制造算法提供了伸展功能，能够根据可用空间自动地加大铜皮间隙，自动铜皮伸展，将铜皮重新定位，创造铜皮与引脚，铜皮与SMD焊盘，以及相邻铜皮之间的额外空间，从而提高可制造性，用户可以灵活地定义各种范围的间距值，或者使用默认值，临近的拐角和测试点可以被添加到布线过程中，制造算法会自动使用最优的规则范围，从最大值开始直到最小值，测试点插入可自动添加到可以测试的导孔或焊盘作为测试点，可测试的导孔可以在前端，后端或PCB的两边被探测到，支持单面和蛤壳式测试器，设计师可以根据它们的制造需要，灵活选择测试点插入方法，为了避免昂贵的测试设备调整，测试点可以是，固定，的，测试点约束包括测试探测表面，导孔尺寸，导孔栅格，和最小的中心间距。　　互动式布线编辑　　布线编辑器可以简化走线编辑过程，随着新的走线，推挤功能会自动推开原有的走线，围绕引脚进行布线，使用推挤功能，设计师可以沿着现有的走线移动原有的走线部分或导孔，并且在必要的时候推到其它引脚和导孔前端，重像功能使其更容易评估假定的情况，随着走线部分或导孔在指针控制下移动，周围的走线就会被推挤和动态显示，这样经调整的布线可以在接收最终配置前被评估，布线编辑器非常适合密集的多层电路板，有效导孔的位置很难发现，只要在选定的地点点击两次就可以定位导孔，可能的话，可以通过将走线推挤到所需的板层上创造出可选地点，如果不可行，布线编辑器会显示出DRC，并显示附近的有效导孔位置，此外，复制布线功能可以让现有的布线被复制，以完成未布线的总线连接，简化总线的创建。　　布局编辑　　布局编辑器让设计师迅速放置元件的同时可以同步评估空间，逻辑流程和拥挤度，移动模式让元件可以被作为单一元件或群组进行翻转，旋转，排列，推挤和移动，指导布局模式选择具有最高连通性的元件，计算出其最理想的位置，而不会破坏设计规则或约束，用户可以拒绝也可以接受该位置，只要直接输入XY轴位置就可以放置元件，这种功能对于放置连接器和有固定位置的元件特别实用，密度分析可以通过将PCB与显示区域范围的色图，从高度拥挤到轻微拥挤的区域，重叠，图形化地显示了电路的拥挤度，这有助于确认在哪里进行布局调整，以缓解拥挤度，并提高布线完成率，见图6。　　高速约束　　高速布线约束和算法能够满足当今高速电路的差分对，线路布局，时序，串扰，布线层的设置和特殊的几何要求，对于差分对布线，用户只需定义两个走线之间的间距，而自动布线器会解决剩下的一切，布线算法可以智能地处理导孔周围或之间的布线，并自动顺应指定的长度或时序标准，自动网络屏蔽被用于降低噪声敏感型线路中存在的干扰，不同的设计规则可以被应用于设计的不同部分，例如，用户可以在设计的走线部分指定严格的间距规则，而在其它地方指定没那么严格的规则。　　PCB编辑器集成　　PCB布线技术被紧密结合到PCB编辑器中，通过PCB编辑器界面，所有设计信息和约束被自动传递到布线器，一旦布线完成，所有布线信息会自动传回到PCB编辑器，图6，布局编辑器容许你在布线过程的所有阶段评估空间，逻辑流程和拥挤度。　　文档　　Cadence工具提供了用户向导，前后关联帮助，F1，参考指南，在线教程和多媒体演示等一系列的文档，这些文档可以帮助你：　　.通过搜索在线帮助系统寻找你所需要的答案，并且用丰富的超文本交叉引用在相关主题间迅速查找，　　.通过在线互动教程的帮助学习该技术，　　.查找错误和警告信息。　　PCB设计解决方案对比表格：OrCAD?ALLEGRO L,ALLEGRO XL,ALLEGRO GXL SERIES(SPB 16.0)
CADENCE PCB设计解决方案（1）

热度 23

用户1831175

2015-3-14 22:41

1203 次阅读|

1 个评论

　　复杂的物理和电气规则，高密度的元器件布局，以及更高的高速技术要求，这一切都增加了当今PCB设计的复杂性，不管是在设计过程的哪一个阶段，设计师都需要能够轻松地定义，管理和确认简单的物理/间距规则，以及至关重要的高速信号，同时，他们还要确保最终的PCB满足传统制造以及测试规格所能达到的性能目标。　　Cadence PCB设计解决方案能为解决与实现高难度的与制造密切相关的设计提供完整的设计环境，该设计解决方案集成了从设计构想至最终产品所需要的一切设计流程，包含设计输入元件库工具、PCB编辑器和一个自动/交互连布线器，以及用于制造和机械CAD的接口，并且随着设计难度和复杂性的增加，可通过统一的数据库架构，使用模型和库为Cadence OrCAD和Allegro产品线提供完全可升级的PCB解决方案，加速你的设计速度并扩大设计规模，从而提高了设计效率，缩短了设计周期，以及更快地实现量产。　　Cadence PCB设计解决方案集成在以下产品中： . Cadence Allegro PCB Design LXL和GXL . Cadence OrCAD PCB Designer、Cadence OrCAD PCB Designer with PSpice以及Cadence OrCAD PCB Designer Basics . Cadence OrCAD EE Designer 和 Cadence OrCAD EE Designer Plus 　　优点 .可靠、可升级、可节约成本的PCB编辑和布线解决方案，并随设计的需求而时刻更新 .提供从基础/高级布局和布线到战略性规划和全局布线的完整的互联环境 .使用高速规则/约束加快高级设计 .包含一套全面的功能组合 .包含一个从前端到后端的约束管理系统，用于约束创建、管理和确认 .通过应用软件的整合提高设计效率 .可实现前端到后端的紧密结合　　功能特性　　PCB编辑器技术　　PCB编辑环境　　Cadence PCB设计解决方案的核心是PCB编辑器，这是一种直观的、易于使用的、约束导向型的环境，方便用户创建和编辑从简单到复杂的PCB。它广泛的功能组合解决了当今设计和制造中存在的各种问题。该PCB编辑器提供了强大而灵活的布局规划工具，基于Allegro平台的PCB设计分割技术提供了同步设计功能，其功能可缩短布线时间，并加速产品更早的上市，强大的基于形状的走线推挤功能带来了高生产效率的互联环境，同时可实时地显示长度和时序容限，动态铺铜功能提供了在放置和布线迭代时的实时铺地填充和修复功能，该PCB编辑器还可以产生全套底片加工，裸板装配和测试输出，包括Gerber 274x、NC drill和各种格式的裸板测试，见图1。　　约束管理　　约束管理系统实时地显示了物理/间距和高速规则以及它们的状态，根据设计当前所处的状态，并且可适用于设计过程的任一阶段，每个工作表提供了一个电子数据表界面，能够让用户以层级的方式进行定义，管理和确认不同的规则。这种强大的功能应用可以让设计师用图形创建、编辑和评估约束集，使其作为图形的拓扑结构，当作理想的实现策略的电子蓝图。一旦约束被提交到数据库中，它们就可被用来驱动信号线的放置和布线过程。该约束管理系统是完全集成到PCB编辑器中，而约束可以随着设计过程的进行而被实时地确认，确认过程的结果是用图形化的方式表示约束条件是否满足。满足约束用绿色显示，不满足约束就用红色显示，这可使设计师可以及时地看到设计的进度，以及因电子数据表中任何设计变动而产生的影响。　　布图规划与布局　　约束和规则驱动的方法有利于强大而灵活的布局功能，包括互动和自动的元件布局，工程师或设计师可以在设计输入或布图规划阶段将元件或支电路分配到特定的区域，可以通过REF、封装方式、相关信号名、零件号码或原理图表/页面号码来过滤或选择元件。当今的电路板上有成千上万种元器件，需要精确的管理，通过实时的器件装配分析和反馈，得以实现器件装配时从整体上来考虑并满足EMS规则，以提高设计师的设计速度和效率。DFA(可装配型设计)分析。Allegro PCB Design XL和GXL有提供实现了在互动式元件放置时，实时地进行DFA规则检查，基于一个器件类型和封装排列的二维电子表格，DFA可以实时地检查器件的边到边，边到端或端到端的距离是否违反最小要求，使得PCB设计师可以同步地放置元器件以实现最优的可布线性，可生产性和信号时序要求。　　战略规划和设计意图（GRE，global rounting environment）　　由总线互联主导的高度约束，高密度设计可能会花大量时间用于战略性规划和布线，加上当今元件的密度问题，新的信号标准和特定的拓扑结构要求，传统的CAD工具和技术已经不足以满足捕捉设计师的特定布线意图要求。　　全局布线环境技术，仅限于Allegro PCB Design GXL，提供了捕捉和贯彻设计师意图所需的技术和方法，通过交互的流程规划架构和全局布线引擎，用户可以第一时间地将他们的经验和设计意图应用到可以了解他们所需的工具中，该解决方案完成了这一目标，让用户创建抽取的互联数据，通过互联流程规划架构，并迅速汇合于一个解决方案中，用全局布线引擎对其加以处理，使用互联提取功能降低了系统需要处理的元件数量，将元件数量从可能存在的成千上万种减少到数百种，从而使手动操作的需要大大地降低，此外，它也降低了用户在互联流程规划架构中可见器件数量，减少了他们需要在物理上进行管理的元件的数量，使用提取数据功能，布线过程中可以通过提取数据比较可布线空间和用户的设计意图是否相一致，从而得以快速完成，所以该布线引擎可以解决布线细节问题，贯彻特定的意图，用户不用时刻盯着屏幕就可以解决布线问题，这代表着当前设计工具的大幅简化，让用户可以更快更有效地完成他们的设计，如今用户可以比以往任何时候更快，更容易地汇合到一个成功的互联解决方案中，通过效率和设计速度的提高缩短了设计周期时间。见图2。　　设计分割　　设计团队越来越分散于世界各地，这就让缩短设计周期时间的相关问题变得更加复杂，手动操作解决多用户问题非常耗时，缓慢而且易于出错，PCB设计分割技术， Allegro PCB设计层有提供，提供了多用户，同步的设计方法，实现了更快地上市，并减少了布局时间，使用该技术，同时作业于一个布局图的多个设计师可以共同调用单个数据库，不管小组相隔多远，设计分割技术让设计师能够将设计分割为多个部分或者区域，由多个设计组成员进行规划和编辑，这样，所有设计师都可以查看所有被分割的部分，并更新设计视窗，监控其他用户部分的状态和进度，这可以大大缩短整个设计周期，并加速设计流程。　　交互式走线编辑　　PCB编辑器的交互式布线功能提供了强大的，交互的功能，可以使受控自动操作，以维持用户操作，同时将布线效率最大化，实时的，图形的，任意角度的推挤布线让用户可以选择，推挤优先，，环绕优先，或，仅环绕，模式，推挤优先模式让用户可以建造最合适的互联路径，而实时的，图形布线器会自动地解决动态推挤障碍，布线会自动跳跃障碍，如引脚或导孔，在需要建造数据总线时，贴线优先模式是完美的解决方案，在环绕优先模式中，布线器图形会跟随其它互联为优先，只有在没有选择的时候才会推开或跳过障碍，仅环绕型执行起来就像环绕优先模式，但没有对其它蚀刻目标的推挤意图，实时嵌入式图形布线引擎可以通过推挤障碍，或者跟随铜皮的障碍，同时动态地跳跃过孔或元件引脚以优化布线，在编辑时，设计师可以使用一种能够显示具有高速约束的互联下的时序间隙的实时图形化窗口，互联布线还提供了在多个线路上执行群组布线的能力，以及用高速长度或延迟约束进行线路的交互式调整的能力，见图3。　　动态铺铜　　动态铺铜技术提供了实时灌注/修复功能， Shape参数可以被适用于三个不同的方面，参数可以被添加到全局shape，同类shape，以及单个shape中，走线，导孔和元件添加到动态铜皮中，将会按照其形状自动连接或避让，当物体被移去时，形状会自动填充回去，在编辑完成后，动态铺铜不需要批量自动避让，也不需要其它的后期加工步骤， RF设计RF设计要求包括要比以往更快，更精确地解决高性能/高频率电路，RF/复合信号技术为PCB RF设计提供了一种完整的，从前端到后端，从原理图到布局到制造的解决方案，RF技术包含了高级的RF性能，包括参数化创建和编辑RF器件的智能布局功能，以及一种灵活的图形编辑器，一种双向的IFF界面提供了RF电路数据的快速而有效地传输，并进行仿真和确认，这种双向流程消除了电路仿真和布局之间手动和易于出错的迭代，Allegro PCB Design XL和GXL级提供了此功能，见图4。
(多图) 基于OrCAD/PSpice的信号产生电路设计

热度 23

用户1831175

2015-3-14 20:10

3080 次阅读|

0 个评论

　　信号产生电路的作用是产生具有一定频率和幅度的正弦波、矩形波和锯齿波等波形。信号产生电路广泛应用于通信系统、数字系统和自动控制系统。OrCAD／PSpice作为一种功能强大的电子电路仿真分析设计软件，它可以根据给定电路的结构和参数，对电路进行基本性能分析，它无需任何实际元器件，可用预先设计出的各种功能的应用程序取代了大量的仪器仪表。电路设计工作者可以通过这些应用程序进行各种分析、计算和校验，完成所需特殊电路的设计工作。在PSpice环境下，本文实现了信号产生电路中正弦波、矩形波和锯齿波发生电路的设计并应用PSpice对其进行了仿真和分析。　　1OrCAD／PSpice简介　　OrCAD／PSpice是较早出现的EDA软件之一，整个软件由原理图编辑、电路仿真、激励编辑、元器件库编辑、波形图等几个模块组成，使用时是一个整体，但各个部分有各自的窗口。设计者利用鼠标和热键一起操作，既提高了工作效率，又缩短了设计周期。它是全功能通用的仿真软件，集成了直流分析、交流分析、噪声分析、瞬态分析、温度分析等仿真功能。软件还集成了诸多数学运算，不仅为用户提供了加、减、乘、除等基本的数学运算，还提供了正弦、余弦、绝对值、对数、指数等基本的函数运算，这些都是其他软件所无法比拟的。另外，设计者还可以对仿真结果的窗口进行编辑，如添加窗口、修改坐标、叠加图形等，还具有保存和打印图形的功能，给用户提供制作所需图形的更快捷、更简便的方法。　　2信号产生电路设计与OrCAD／PSpice分析　　2.1文氏桥正弦波振荡电路　　文氏桥正弦波振荡电路能产生振荡频率调节范围宽、波形好的正弦波，广泛应用于通信系统。文氏桥正弦波振荡由文氏电桥与一个集成运放μA741组成的同相放大电路组成，如图1所示。文氏电桥的两个臂RC串一并联网络构成，另外两个臂由放大电路的反馈电阻构成。令R1=R2=R，C1=C2=C，R3+R4=Rf，根据文氏桥正弦波振荡电路的振荡条件，可以推出放大电路的电压增益Av=1+Rf／R5≥3，即Rf≥2R5。在PSpice环境中将图中R5的SET属性设置为0.14，即可满足条件。文氏桥正弦波振荡电路的理论振荡频率为f0=1／(2πRC)。由于电源电压的波动、电路参数的变化、环境温度的变化等因素的影响，使正弦波的输出幅度不稳定。这里采用二极管来稳幅和加速起振。在PSpice环境中设置瞬态分析类型和参数(0～500ms)进行分析，得到Vo输出波形。将横坐标轴时间改为300～500ms，如图2所示。观察起振时间约为400ms，利用标尺(Cursor)测量出波形的振荡周期为T=460.011-453.755=6.256ms，求出振荡频率。同时计算出理论振荡频率，可以看出误差很小。　　2.2555矩形波振荡电路　　利用多用途的单片集成电路555时基电路组成矩形波振荡电路如图3所示。接通电源后，电源V1通过R1，R2对电容充电，C点电压Vc按指数规律上升。当Vc上升到(2／3)V1时，由于555时基电路内部的比较器和触发器的作用，电容C1经R2开始放电，直到Vc下降到(1／3)V1时，又开始重复充电、放电从而形成无稳态的多谐振荡。理论振荡周期为：　　T=t1+t2=0.7(R1+R2)C1+0.7R2C1=21μs 　　理论占空比为：　　其中t1和t2分别为电容的充电时间和放电时间。调节R1或R2或C1可改变振荡周期。　　在PSpice环境中设置瞬态分析类型和参数，进行分析，得到输出Vo，Vc和Vd波形如图4所示。利用标尺测量出输出波形的振荡周期为：　　T=47.192-25.626=21.566μs 　　占空比为：　　与理论值非常接近。　　2.3锯齿波发生电路　　由集成运算放大器组成的锯齿波发生电路如图5所示。　　运放U1为同相输入滞回比较器，运放U2为积分运算电路。主要利用二极管的单向导电性使积分电路两个方向的积分通路不同，可得到锯齿波发生电路。设二极管导通时的等效电阻可忽略不计，电位器的滑动端在中间位置。稳压管的稳压值为Uz。当Uo1=+Uz时，D2导通，D1，D3截止，输出电压Uo随时间线性下降；当Uo1=-Uz时，D1，D3导通，D2截止，输出电压Uo随时间线性上升。在PSpice环境中设置瞬态分析类型和参数，进行分析，得到Uo1和Uo的波形如图6所示。　　测量得到振荡周期为T=4.9592-2.2924=2.6668ms，则振荡频率为。调整R1和R2的阻值可以改变锯齿波的幅值；调整R1，R2和电位器的阻值以及C的容量，可以改变振荡频率；调整电位器滑动端的位置，可以改变Uo1的占空比以及锯齿波上升和下降的斜率。　　3结语　　本文采用集成运算放大器和555时基电路等，完成了正弦波、矩形波和锯齿波三种信号产生电路的设计并利用OrCAD／PSpice进行了仿真。该信号产生电路具有电路简单，易于实现，振荡频率稳定等特点，可应用于通信系统，自动控制系统等。
【博客大赛】cadence常用快捷键自己总结

热度 18

阳光守望者

2014-11-8 18:41

2480 次阅读|

0 个评论

orCAD原理图快捷键： shift+鼠标滑轮原理图左右移动 ctrl+鼠标滑轮原理图上下移动 pageup /pagedown 原理图上下移动 ctrl+pgup/ctrl+pagedown 原理图左右移动 i 元件放大 o 元件缩小 ctrl+N/B 复合元件之间切换 R 元件旋转 CTRL+I 调出滤波器 P 放置元件 N 放置网络标号 B 放置总线 E 放置总线管脚 G/F 放置地/电源 Z 快速查询本地元件与网上元件 W 放置导线 H 水平镜像 Z 上下镜像 CTRL+鼠标左键元件叠选 T 放置文本 ALT+F4 退出当前窗口 J 放置连接点 CTRL+E 编辑元件属性（要先选中） CTRL+Z 撤消上步操作更多技术文章请关注： Blog：更多技术文章请关注：百家号： https://author.baidu.com/home?context=%7B%22app_id%22%3A%221646108714303504%22%7D&wfr=bjh 头条号： https://www.toutiao.com/c/user/8115738721/#mid=1646025109246987 CSDN ： https://blog.csdn.net/u012246376

更多...

标签: orcad