标签: 2d

概述 SiPM三代电路的电源供电独立之后，确实发现效果要比2代好。本文主要讨论三代的2Dmap测试，通过与二代的比较找到电路改版带来的改进效果。除了供电改动，能量分支还有一处最大改动是预留了图1所示的输出端接及直流处理部件。 图1：整形输出保留端接与直流处理部件 三代SiPM读出测试系统2Dmap测试记录 板子完成制作后，完成硬件检测后，首先开展了2Dmap测试。 测试1 ：如果图1最 右侧的部件未使用，即均直接焊接0欧姆电阻，或者直接短接。此时在使用Na22源的情况下，测试结果不理想，全局平均能谱分辨率大概在12%左右，2Dmap结果与二代差不多，即依然存在拖影。 测试2 ：使用另一块板子，焊接上隔直端接部件，得到的测试结果如图2，结果中右下角有3个点缺失，这是硬件物理上原因造成。更换部件参数后，得到类似结果，故添加该部件可以解决拖影问题。 图2：添加隔直端接部件后解决了2Dmap中的拖影问题 测试3 ：上述2dmap点缺失问题，有几个可能原因，一个是焊接厂在焊接SiPM的时候为了标识起始引脚位置，在SiPM树脂表面用记号笔添加了标识，如图3。该记号无法清除，所以影响了记号对应SiPM通道对信号的探测。此外还有一个可能，是对应通道的能量信号或者时间信号缺失造成，比如比较器工作异常导致时间脉冲无法正常产生，这样是会应该能量计算的。 图3：SiPM表面错误添加的记号标识 测试4 ：在检查硬件电路未发现其它异常的情况下，最终归结为上述记号导致该问题。为了验证，又进行下述测试，如图4所示，使用贴纸人为遮蔽SiPM的一角，然后完成数据采集，得到2dmap结果。 图4：表面遮蔽后重做2dmap测试 测试5 ：保留串接电容，使用Cs-137测试2dmap，测试结果如图5所示，图左使用了100mV能量阈值，图右使用了50mV的能量阈值。可以看到高能量阈值设置时，7x7阵列中的中间点不是很清晰。还需要注意的是，阈值降低可以将能谱分辨率从10.5%提升到8.4%。 图5：使用Cs-137源在不同能量阈值下得到的2Dmap测试结果 测试6 ：保留串接电容，使用Na22测试2dmap，测试结果如图6所示。和Cs137类似，中间点在高能量阈值时也是不太清晰。另外，Na22在两种能量阈值下，得到了大致相同的能谱分辨率，大概在9.2%左右。与测试1对比，可以发现能谱分辨率提升了不少。（注：在测试过程中还有特殊情况出现，即在保留串接电容的时候，上电后需要等待几分钟时间，否则测量得到的能谱分辨率也不理想。电容充放电的干扰？） 图6：使用Na22源在不同能量阈值下得到的2Dmap测试结果 对于上述能谱分辨率在上电后不同时刻采集数据差异，如表1所示： 表1：使用Cs137时不同上电后不同时刻采集数据得到的结果 Energy resolution = 14% Energy resolution = 8.4% Energy resolution = 14% Energy resolution = 8.4% Crystal ID No. Peak Position Crystal ID No. Peak Position Crystal ID No. Peak Position Crystal ID No. Peak Position 0 162 0 150 25 219 25 200 1 193 1 178 26 224 26 207 2 204 2 189 27 194 27 178 3 195 3 180 28 199 28 184 4 192 4 177 29 234 29 217 5 184 5 170 30 236 30 219 6 155 6 144 31 221 31 203 7 174 7 160 32 227 32 209 8 206 8 189 33 223 33 206 9 221 9 204 34 173 34 159 10 224 10 206 35 182 35 168 11 224 11 207 36 210 36 195 12 202 12 186 37 218 37 202 13 181 13 167 38 210 38 192 14 191 14 176 39 216 39 198 15 218 15 201 40 210 40 194 16 237 16 219 41 161 41 148 17 237 17 219 42 146 42 134 18 236 18 218 43 157 43 144 19 216 19 199 44 166 44 152 20 200 20 185 45 187 45 166 21 201 21 186 46 192 46 176 22 216 22 199 47 185 47 171 23 241 23 224 48 154 48 142 24 242 24 222 附：二代与三代SiPM读出测试系统2Dmap对比（主要是拖影的消失） 图7：二代与三代SiPM读出系统2Dmap测试结果对比

Raymond Su   不像欧美等地区 40% 的 IC 设计工程师具备 FPGA 设计的知识和经验，中国的设计工程师只有约 10% 的工程师具备相关知识和经验。主要原因除了 FPGA 的成本、功耗过去较高，还有就是 FPGA 设计在中国引入较晚，而 FPGA 设计的复杂性，例如需要掌握数字电路知识、 HDL 语言和仿真、综合、软核配置等基础，另外也可能需要 M 语言来编写算法和其他的第三方工具来辅助完成设计等，尽管几大 FPGA 供应商持续投资“大学计划”对高校学生产生一定效应。但实际上，这跟绝大部分中国工程师擅长的 C/C ＋＋环境下的开发大相径庭，因此一直以来 FPGA 在中国普及较慢。 正如 FPGA创始者赛灵思所说：“可编程技术 势在必行” 。 FPGA 业界正陆续推出一些为中国工程师简化其设计复杂性的措施。由于笔者曾在读研时使用 FPGA 套件成功开发了一个可远程监控现场总线的以太网 / 互联网的网关，因此多年以来对 FPGA 产业发展都异常关注。而近日的一些遭遇，使笔者坚信未来 3-5 年， FPGA 在中国应用设计市场将发生井喷。 9 月 14 日，赛灵思全球行销高级副总裁 Vin Ratford 对笔者表示，为设计带来差异化和灵活性的好处正吸引越来越多的中国公司采用 FPGA ，赛灵思推进中的“目标设计平台 (TDP) ”策略正是致力于简化 FPGA 设计和缩短开发周期的目的，其中主要的一项就是要能令中国工程师用 C 语言犹如开发 DSP 一样容易来开发 FPGA 设计，而诸如 新型便携式医疗成像设备和视频监控中的应用推动了 FPGA 在中国的发展前景 。 Vin Ratford 强调，允许高级语言开发 FPGA 不是一件容易的事情， FPGA 业界在这方面已耕耘多年，同时 随着 近两年 可编程器件功耗和制造成本的不断降低，和整个生态的完善配合，简化 FPGA设计的 时机可谓已然成熟。据称，面向特定领域的 TDP 平台将于 09 年末面市，这将可帮助工程师节约一半的 FPGA 设计时间。     图 1 ：赛灵思全球行销高级副总裁。   9 月 17 日，《电子工程专辑》“ 2009 年中国 IC 设计调查结果公布” 在东莞 IIC 会场同期举行。该调查结果的一项数据表明，本土 IC 设计公司采用 3 万到 10 万门可编程器件设计的数量正发生显著增长，而一百万门 FPGA 的使用依然为主流，如图 2 所示。据《电子工程专辑》分析，诸如通信基础设施这些高端应用依然是中国市场 FPGA 应用的最大宗来源，而 FPGA 在便携式设计和工业应用中正发生显著变化 。 图 2 ：本土公司采用 3 万到 10 万门可编程器件设计的数量正发生显著增长，而一百万门 FPGA 的使用依然为主流。   9 月 18 日，在东莞 IIC 会场上，笔者就这些问题和 Altium 的大中国区 FAE 游晋进行了交流。他表示，据他和客户接触的经验来看， FPGA 的确正不断地受中国工程师的欢迎，主要是因为其成本和功耗在不断下降，而 MCU 的成本下降几乎没有空间；但国内 FPGA 应用主要还是在用来做控制的比较多，由于 DSP 方案比较成熟，他估计在中国市场大规模用 FPGA 做数字信号处理还需要一些时间。 Altium 也是看好中国的 FPGA 市场，因此最近推出了 NanoBoard 3000 开发板。据介绍， NanoBoard 3000 是基于前一代产品的简化版，由于减少了外围的一些配置，其价格从前代的 3000 美元降到了约 400 美元，这将使更多的中国工程师使用上该 FPGA 开发板。 NanoBoard 3000 分别能提供基于赛灵思和 Altera 这些 FPGA 器件的子板，通过该开发板可以实现 FPGA 的 C/C++ 编译、仿真、综合等，配合 Altium 的 PCB 软件，以帮助中国工程师能对整体系统进行预验证，并能轻松实现系统和板级的 2D/3D 视觉效果切换。因此，该 FPGA 开发板和类似赛灵思、 Altera 这些厂商的开发工具不会产生冲突，它最大的优点是配合其 PCB 布局布线软件提供基于 FPGA 设计的系统预验证， FPGA 器件的下载和配置还是留给 FPGA 厂商的工具来进行，因为只有原厂的工具才能对自己的器件进行最好的优化。无容置疑，这样的工具和这样的价格一定有力推动了 FPGA 设计的普及。     图 3 ： Altium 在 IIC 东莞上展出的新款 NanoBoard 。 图 4 ： 2D/3D 设计效果切换。