标签: AGC

              当时寒假和队友一起做的，那会武汉的冬天有点冷，我老师负责指导我们。他人挺好，对待学生亲热有家，每一次我们遇到问题他总是能够及时回答我们那个地方出了问题需要调试或者修改参数，甚至看我们动手太慢他主动来用烙铁来修改板子上的参数。在我的学生生涯里面，这样的老师几乎很少见吧，大多数导师只会要求你做什么看什么书而不会亲力亲为来教你甚至自己动手。所以碰上这样的导师我也是醉了。然后那会的寒假都很自觉，主动留在他那里做事，不像后来的一些年被老板逼着留在学校只有临近春节才放假。所以选老师就好像选对象，选错了各种不开心。                   说是做接收机，其实主要的工作量集中在本振，因为混频之后的滤波器只允许一个信号过去，这就意味着当本振固定的时候，接收进来的信号也就固定了。接收机进来的信号通过预选频之后就进入混频端，而混频的本振是选择信号的关键之处，当改变混频的本振时，就会选择某个进来的频率，这是接收信号里面的主要之处。                         一个信号进来首先经过预选频，之后通过低噪放，这里的opa很关键，因为进来的信号灵敏度很低，不能随便选择一个放大器。因为越在前面一级他的噪声系数要求就越高。镜像抑制之前我的博客讲解过，涉及很多指标以后有机会再统一归纳一下。天线进来的信号与本振一起进入混频之后通过41.4M的晶体滤波器，因为输出选择有晶体滤波器的存在，也就是说当本振固定的时候，选择的天线进来的频率也就固定了，这也是接收机最主要的理论。这里的DDS显得很关键，因为它几乎是整个系统的核心，选择的频率由它决定了。我们采用的DDS为AD9953，时钟要求较高，配合锁相环一起做的本振。进入混频出来之后的信号通过滤波器再进行自动增益控制，采用两级信号自动增益以及滤波的原因是为了更好的滤除掉波形。接着进入模数转换AD中进行数字采集，再通过下变频之后把信号的频率转换为基带的信号，送入DSP去处理就行了。                     指标要求:                 频率范围：1-35M                 频率间隔：1Hz                 基准灵敏度： 端口电压 ≤0.5uV                 中频抑制和镜像抑制90db                 较大信号信噪比40db                 阻塞： ≥100dBuV                          先看一下平时的仪器。这张图几乎可以代表着平时的生活状态以及接触的东西。                   再看原理图吧，这是本振部分的。                 处理器用的ti的。                 虽然市场上USB芯片很流行，但是我老师对232特别有情怀，每次他都说用这个就好， 省钱。                   中间用了多阶滤波器以及后面加了一个固定增益放大器。下面是多个电源部分。                     本振部分的PCB和3D图。                       实物板子图，                   这是MSP430                     dds在这里了.                   信号经过混频出来之后通过滤波，信号不太稳定的情况下这里设计了AGC用来稳定信号的幅度再送往后级处理。芯片用的ADI的AD8367和AD603.多级603，前期的实验用的是AD605，但是605被我调废了。之后改的方案就用的这款。我老师特别喜欢AD8367，不仅仅是因为它的带宽很高！AGC有很多种方案，采用603的原因除了因为他熟悉之外还有因为他的移植性很高，在ADI的一个典型的方案里面就配合了AD8367做的一个自动增益。                   放大图。           AGC设计在这里了，AD8367用来检波的。603负责程控。                     最后的指标测试，晶振源的频谱。                 单信号频谱                     测试细节部分不过多解释，测试的指标包括带宽，灵敏度，阻塞，镜像抑制等。大部分指标达标。                 上一张接收机的图。       附带AD9953的部分程序。     主程序部分： void main( void ) {     /*下面六行程序关闭所有的IO口*/     P1DIR = 0XFF;P1OUT = 0XFF;     P2DIR = 0XFF;P2OUT = 0XFF;     P3DIR = 0XFF;P3OUT = 0XFF;     P4DIR = 0XFF;P4OUT = 0XFF;     P5DIR = 0XFF;P5OUT = 0XFF;     P6DIR = 0XFF;P6OUT = 0XFF;     WDTCTL = WDTPW + WDTHOLD;   //关闭看门狗       InitAD9953();  //初始化 //    InitDAC12();   //初始化DA     InitUART0();   //初始化串口     InitADF4350();  //初始化PLL          AD9953_WriteFreq(30000000);      while(1)     {       UART0_ChangeFreq(); //      UART0_ChangeDA(); //      a=10000; //      if(flag==3) //      { //        a=10000; //        while(a--); //        i=i+100000; //        if(i75000000) i=46500000; //        AD9953_WriteFreq(i);   //      }        //      DA_Sweep=DA_Sweep+10; //      if(DA_Sweep3000) i=0; //      DAC12_0DAT=DA_Sweep;           } }                 DDS主要用的AD99系列的。程序参考了ADI官网的代码示例，想要参考的可以去下载。在那个基础上修改就好了。另外剩下的就只有PLL的程序部分，也可以下载参考，剩下的MCU模块里面的只有串口的程序，组合在一起就差不多。   DDS程序部分： void WriteByte(unsigned char data) {   PORT_SCLK_OUT;   PORT_SDIO_OUT;   unsigned char i;   unsigned char temp;   temp = data;   for(i=0;i8;i++)       //送入1个字节的数据   {     CLR_SCLK;     nNop(4);     if(temp0x80)        SET_SDIO;     else        CLR_SDIO;     temp=1;     nNop(2);     SET_SCLK;     nNop(4);   }   }                   PS: 这个项目的调试花了不少时间，前期设计主要是和几个同学还有我老师一起讨论得来的。还有一个很主要的部分是放大部分，不是用的普通放大器实现的，而是通过调谐放大来产生了，这里没有详细讲解。在后来又去其他地方测试了。总共花了将近半年的时间。用来纪念下。其实每一个项目只要用心去探索和调试，你在其中都能学到很多东西，哪怕是很细节的东西都可以描述的很清楚。所以是不是自己参与的别人一问几乎能问出来。此项目涉及到很多指标，有兴趣的可以参考国标。最后上传几个主芯片资料。

1.手机校准测试的项目内容有哪些?       我只知道要进行发射功率\AFC\AGC的校准,此外还必须进行校准的内容有哪些?     手机校准主要是针对RF参数的校准，比如你提到的AFC、APC、AGC，另外，还有电池ADC的校准、温度校准，要看不同平台的要求，校准的项目也不同，但是大体相同。     2.校准的原理.       校准的简单原理就是：由于器件不一致、温度变化、器件老化等因素的影响，即使是基于同样的平台同样的设计，也会表现出不同的电性能。为了消除这种影响，每个手机在出厂之前都要对这些参数进行测量计算得到一些参数误差数据，并把这些误差数据存储到一定的存储介质（一般为EEPROM）里，在手机正常使用过程中，CPU会读取这些数据并利用一定的算法对需要补偿的参数进行补偿。在生产测试过程中，对需要补偿校正的数据测量计算并存入EEPROM里的过程，称之为校准。     3.校准的算法是怎样的?       算法：每个平台都不一样，各有各的算法，但是大体的方法都是和仪器进行交互，利用仪器测量的一些数值调整DAC或ADC的参数，把这些参数存成表存储到EEPROM里。具体到某个指标的算法，要根据平台提供上的建议，另外，编程序的时候还有些技巧和算法使得程序高效快速。     4.选择哪些信道\功率级校准?       至于APC或AGC测试那些信道和功率等级。通常情况下不需要每个等级和信道都校准，那样太慢了，因为无论APC还是AGC，他们和功率的关系是基本线性的，或分段线性的，是可以预测的，一般会选择几个功率等级点，然后进行内插。当然，也不会每个信道都校准，一般校准中间信道的APC或AGC，然后只对最大功率进行信道间补偿，非中间信道的其他功率等级可以按照中间信道的线性关系进行预测。    

　　 1 引言 　　直接数字频率合成DDS(Direct Digital Syndaesis)是实现数字化的一项关键技术，广泛应用于电信与电子仪器领域DDS通常是在CPLD或FPGA内设置逻辑电路实现的，但由于DDS输出受到D／A转换器的速率及D／A转换后I／V转换中运放的带宽增益和响应时间的限制，CPLD和FPGA内部实现方案在高频段信号幅值已不稳定。因此，这里介绍一种基于DDS器件AD9851的信号发生器设计方案。 　　 2 AD9851简介 　　AD9851是ADI公司采用先进CMOS技术生产的具有高集成度的直接数字频率合成器。该器件频带宽、频率与相位均可控，内部频率累加器和相位累加器相互独立，32位调频字使得其在180 MHz的系统时钟下输出频率可达0．04 Hz的高分辨率。 　　设相位累加器的位数为N，相位控制字的值为FK，频率控制字的位数为M，频率控制字的值为FM，内部工作时钟为FC，最终合成信号的频率F相位和θ分别为： F=FMFC/2N，θ=2πFN/2M 　　AD9851的最高工作时钟为180 MHz，实际电路中，外部晶体振荡器的频率为25 MHz，由经内部集成的6倍频器和高速比较器得到150 MHz的时钟信号，这样可减小高频辐射，提高系统的电磁兼容能力。AD9851内部集成高速DDS和10 bit高速A／D转换器，故无需D／A转换和I／V，转换等容易影响DDS输出的单元。 　　 3 系统总体设计方案 　　图1为系统设计框图。为了产生调制信号，需要在FPGA内部实现低频段的DDS模块以产生正弦波(模拟调制AM和FM)和二进制基带码(数字调制ASK／FSK／PSK)。由于AD9851输出的正弦信号存在谐波，因此需加一个无源滤波器滤波。由于无源滤波的衰减特性，为使信号源的最终输出信号幅值稳定，系统需加一级AGC电路。PGA程控放大器采用DAC7611作为基准控制输出信号的幅度。AM电路采用模拟乘法器AD835构成，ASK调制较简单，直接用DDS产生的二进制基带序列控制模拟开关，从而控制AD9851信号的输出。最后由多路选择器和OPA690功放电路控制输出。 　　 4 系统硬件电路设计 　　4．1 AD9851电路模块和控制逻辑 　　由于AD9851工作频率较高，容易引入较大噪声，因此需要注意电源与地线的连接，以减小噪声。为避免高频干扰，用PCB制板实现AD9851及其外围。其电路如图2所示。 　　频率控制字和相位控制字写入时序有并行和串行两种方式，这可用PFGA内部状态机实现。该系统设置的FM调制分为两级最大频偏：5 kHz和10 kHz，而PSK调制信号由改变相位控制字实现。控制字及理论值计算如下：低频段DDS波表输出数据为14位(214=16 384)。PSK控制字在DDS波表输出值大于16 384／2=8 192时，改变相位180°。由于AD9851相位控制字为高5位，故若改变180°则改变相位控制字8’h90。AD9851的最高输出150 MHz对应频率控制字32’hFFFFFFFF(十六进制)，故1 Hz对应28．633 1(十进制)。其调制方式选择和参数设置部分的代码如下： 　 　4．2 无源滤波器 　　滤波器一般分为有源和无源滤波器。有源滤波器由于受运放带宽的限制，难以满足系统频带内滤波要求，故采用无源滤波器中的椭圆函数滤波器。用归一化图表设计椭圆低通滤波器，如图3所示。由于无源滤波电路对阻抗匹配要求比较严格，为此设计了专门的阻抗匹配部分。输入阻抗匹配采用同相放大器实现隔离。放大倍数通过电位器RP1调节，放大倍数太低会影响滤波效果，太高又会影响带宽，实际为4倍左右。输出阻抗匹配采用反相放大器，因为反相放大器的输入阻抗就等于R4，易于实现阻抗匹配。 　　 5 系统软件设计 　　图4为系统软件设计流程。单片机控制键盘和显示器实现人机交互，包括提示信息显示、功能选择、参数输入等，使得人机界面友好，操作简单。 　　 6 结束语 　　正弦信号发生器的信号输出范围达100 Hz～lO MHz，频率稳定度优于10-4，幅度稳定可调，同时可输出各种常用调制信号，并具有即时频率转换、控制灵活、幅度稳、体积小、成本低等优点，使得该系统能够在各种便携领域用作信号源。

.