标签: 仿真验证

随着硬件设计复杂性的不断增加，为了能够最大程度的使得验证收敛，验证方法也越来越多，今天我们针对常见的几种验证方法做一些简单的分析，指出它们的常用应用环境以及一些优缺点，主要包含： 逻辑仿真，形式验证，硬件仿真 一、逻辑仿真 从我们整个芯片的验证过程来讲，基于软件的逻辑仿真在验证中仍然起着举足轻重的作用，整个项目中的功能验证都是通过逻辑仿真来进行验证，下面我们就逻辑仿真的优缺点进行一个简单的阐述： 优点： 逻辑仿真的工具可以在标准的服务器上运行，不需要为它定制特定的服务器，减少了验证成本 在模块级别的功能验证上，逻辑仿真工具的编译速度和仿真速度很快，这在一定程度上会加快我们整体项目的验证速度 工程师对逻辑仿真验证过程的进行有很好的控制，可以随时暂停或者中断验证工具的运行，还可以以用户友好的GUI模式来进行debug，提高了debug的效率 验证环境的方便性，由于是基于软件仿真，我们的验证环境可以进入到DUT的任何一个需要被验证的地方，在特定时刻产生足够精确的数据包，进行仿真验证 缺点： 对于逻辑仿真，上面的很多优点让它在我们的验证过程中充当着主力角色，但是它有一个很大的缺点，那就是性能，尤其是当我们的设计文件比较大时，逻辑仿真速度会变得很慢，这让我们的验证速度大打折扣，这也是我们后来引入形式验证和硬件仿真的原因（以前我们只在整个SOC设计上应用硬件仿真，现在硬件仿真更早的被加入验证过程） 二、形式验证(属性检查和等价检查) 形式验证是一种静态的验证方式，旨在通过工具来从逻辑上来检查我们的设计文件满足/不满足某种属性，或者两个设计文件是否逻辑等价 优点： 形式验证是一种综合性的验证方式，我们可以设定一些属性，它会以一种严密的逻辑方式穷尽所有可能去尝试着证明我们的设计满足/不满足这种属性，不像我们的逻辑仿真存在一定的概率性，因为在逻辑仿真中我们不可能穷尽所有的可能去验证（可能要花费数年甚至几十年去穷尽所有可能），但形式验证可以做到而且往往只需要几十分钟或者数个小时 现在，形式验证现在可以应用在跨时钟域CDC(ClockDom AI nCrossing)验证，在CDC验证中，它可以识别CDC区域并进入电路中任何一个同步逻辑块中，建立CDC的稳定性模型并用于RTL的仿真中以确认没有这种不稳定的状态穿过ClockDomain的边界在DUT中继续进行传播；覆盖率收敛方面，形式验证也可以发挥很大作用，现在在我们的设计中会集成许多可配置可复用的设计模块，但是由于配置方式的不用，使得它的功能不同，覆盖率也就很难打到我们的要求(通常为100%)，形式验证可以根据对模块的配置做一个覆盖率的分析，如果可以覆盖，它会给出一个覆盖的例子，如果不可以那我们就需要高度重视去重新检查可不可以过滤掉 缺点： 形式验证一个很大的缺点是你不可以仿真DUT的一些动态行为，从它的工作远原理来讲，它是把我们的当前设计和一些标准的VIP（也可以是其他形式）来进行逻辑对等检查，并不能对于动态行为进行验证，所以形式验证的结果完全取决于我们提供的VIP的质量，如果VIP的质量很高，那我们的设计也没有问题，反之则不行，也正式因为这个原因使得它不能作为验证的主力军 形式验证的另一个比较大的缺点是随着设计复杂性的增加，需要对比的DUT的状态空间呈爆炸性增长，这使得形式验证更多的应用在模块级别，极大的限制了它在系统级别的应用 三、硬件仿真(HardwareAcceleration) 硬件仿真是指把我们的设计代码进行编译，并且综合为真实的硬件电路对应 FPGA 板子上去，通过真实的硬件电路进行仿真(FPGA原型) 优点： 仿真速度快，对于我们的DUT来讲，逻辑仿真工具的仿真速度大都在1KHz左右，通过用软件的虚拟核代替硬件核仿真速度可以达到1MHz，而FPGA原型却可以达到10MHz，利用硬件仿真，可以让我们提高验证速度，缩短验证的时间，让集成电路的发展沿着摩尔定律继续前进 缺点： 编译时间比较长，由于硬件仿真需要对设计文件进行逻辑综合并且把综合的结果对应到真实的硬件电路上去进行仿真加速，而对于基于软件的逻辑仿真却并不需要逻辑综合生成物理电路，这就使得它的编译时间相对逻辑仿真会很长 debug方式不是特别成熟，如果是一些比较容易发现的bug，可以借助硬件仿真进行，如果bug比较复杂仍然需要借助逻辑仿真工具进行，这使得硬件仿真速度很快，而debug又要回到慢速的逻辑仿真上面去，不能最大限度的发挥硬件仿真的速度优势 总结： 随着验证技术的发展，逻辑仿真在验证中的使用变得越来越少，形式验证和硬件仿真正在一步步更早的踏入验证的的流程，发挥各自的作用，面对越来越复杂的硬件设计，仅仅用一种验证方式去做到验证收敛变得越来越困难，我们要结合各种验证方法一起来对硬件设计进行各个方面的检验，让我们的设计产品以很完美的姿态去完成它的使命 原文链接：http://blog.eetop.cn/blog-1561828-513659.html

本文作者：一博科技  周伟   摘要：       随着电子设计、通讯领域的高速发展以及云计算的应用，产品对数据量的要求越来越高，数据传输率也越来越快，同时也要求承载数据传输的PCB性能越来越高。板材的应用直接关系PCB及系统的稳定性、成本，需要我们对材料有全面的认识；本文从PCB构成，板材的大致分类及常规特性，影响高速性能的因素及仿真测试对比，最后以实例来阐述在工程应用中如何选择适合设计要求的高速板材。   关键词：      高速板材，Dk，Df, 表面粗糙度，玻纤效应，仿真验证     引言：       当信号达到一定速率以上，在PCB上尤其是背板上需要走比较长的路径时，如果使用普通的板材可能已经满足不了要求，这个时候就必须要用低损耗的板材，我们又叫高速板材，到底什么是高速板材，高速板材关注哪些参数，以及什么时候需要使用高速板材？本文将围绕材料的参数以及影响高速性能的因素着手，以仿真和测试为手段全面解释我们在工程中该如何去选择高速板材，从而满足产品的最佳性价比。   1.  PCB板材及参数特性       印刷电路板（PCB）是以铜箔基板( Copper-clad Laminate 简称CCL )作为原料而制造的电器或电子的重要机构组件。最基本的构成如下图1所示。 图1       如上图1所示为一个基本的4层板结构，大致由铜箔（Copper），半固化片（PP）和芯板（半成品，PP+铜箔）构成，经过一定的加工就形成了我们熟悉的PCB，如下图2所示。 图2 1.1 PCB板材分类       PCB种类繁多，按照不同的分类方法可以分成多种类型，最常见的有按照基板类型、玻纤类型、供应商树脂体系、损耗和阻燃级别来分，当然还有其他的分类，本文不做重点介绍。       按照基板类型分成刚性基板和柔性基板，本文主要介绍的是刚性基板，如下图3所示。       刚性基板：一般刚性基板材料的重要品种是覆铜板。它是用增强材料(Reinforeing Material)，浸以树脂胶黏剂，通过烘干、裁剪、叠合成坯料，覆上铜箔，用钢板作为模具，在热压机中经高温高压成形加工而制成的。       柔性基板：柔性印刷电路板（Flexible Printed Circuit Board）是以聚酰亚胺或聚酯薄膜为基材制成的一种具有高度可靠性，绝佳的可挠性印刷电路。 图3 按玻纤布类型分类有 106、1067、 1080、1078、2116、2113、3313、7628等； 按供应商所用树脂体系及其性能分类有如下种类：       Rogers RO4003、RO3003、RO4350(PTFE)等       Tuc 862、872SLK、872SLK-SP、TU883、TU933等       Panasonic Megtron4/Megtron6等       Isola FR408HR/408等       ShengYi S1141/S1000-2等 按损耗级别分类：       普通损耗板材、中损耗板材、低损耗板材、超低损耗板材等；       低损耗及超低损耗板材我们通常就叫高速板材，是根据损耗的级别来划分的。 按阻燃性能分类：      阻燃型（UL94-VO,UL94-V1) 和  非阻燃型（UL94-HB级） 按不同的铜箔分类：如下表1所示。 表1 1.2、PCB需关注的材料参数       不管是普通板材还是高速板材，我们都需要关注材料本身的一些特性，因为他们最终会影响PCB的性能及适用性。        Dk Df       Dk即介电常数，又叫介质常数，介电系数或电容率，它是表示绝缘能力特性的一个系数，以字母ε表示，在工程应用中，介电常数时常在以相对介电常数的形式被表达，而不是绝对值。常见应用有计算阻抗和时延。   公式1                                          公式2       Df又称损耗因子、阻尼因子或内耗(internal dissipation)或损耗角正切(loss tangent)，是材料在交变力场作用下应变与应力周期相位差角的正切，也等于该材料的损耗模量与储能模量之比。通常损耗与DkDf关系密切，如下为损耗的近似计算公式。                                       公式3       玻璃化转变温度（Tg)       FR-4板的Tg值一般在130-140度，而在PCB制程中，有几个工序的问题会超过此范围，对制品的加工效果及最终状态会产生一定的影响。因此，提高Tg是提高FR-4耐热性的一个主要方法。其中一个重要手段就是提高固化体系的关联密度或在树脂配方中增加芳香基的含量。在一般FR-4树脂配方中，引入部分三官能团及多功能团的环氧树脂或是引入部分酚酫型环氧树脂，把Tg值提高到160-200度左右。如下图4为用DSC法测试的Tg值。 图4        热膨胀系数（CTE）       随着印制板精密化、多层化以及BGA,CSP等技术的发展，对覆铜板尺寸的稳定性提出了更高的要求。覆铜板的尺寸稳定性虽然和生产工艺有关，但主要还是取决于构成覆铜板的三种原材料：树脂、增强材料、铜箔。通常采取的方法是：       （1）对树脂进行改性，如改性环氧树脂；（2）降低树脂的含量比例,但这样会降低基板的电绝缘性能和化学性能；铜箔对覆铜板的尺寸稳定性影响比较小。        耐CAF性能       离子迁移（Conductive Anodic Filament 简称CAF），最先是由贝尔实验室的研究人员于1955年发现的，它是指金属离子在电场的作用下在非金属介质中发生的电迁移化学反应，从而在电路的阳极、阴极间形成一个导电通道而导致电路短路。随着电子工业的飞速发展，电子产品轻、薄、短、小化，PCB的孔间距和线间距就会变的越来越小，线路也越来越细密，这样一来PCB的耐离子迁移性能就变得越来越重视。CAF主要发生在如下图5所示四种情况。 图5        离子迁移对电子产品的危害        1）电子产品信号变差，性能下降，可靠性下降。        2）电子产品使用寿命缩短。        3）能耗提高。        4）绝缘破坏，可能出现短路而发生火灾安全问题。        环保要求 欧盟RoHS指令：     主要用于规范电子电气产品的材料及工艺标准，使之更加有利于人体健康及环境保护，该标准的目的在于消除电机电子产品中的铅(Pb)，镉(Cd)，汞(Hg)，六价铬(Cr6+)，多溴联苯(PBBs)和多溴联苯醚(PBDEs)共6项物质，并重点规定了铅的含量不能超过0.1%。     该标准已于2006年7月1日开始正式实施。  WEEE指令：     报废的电子电气设备指令 欧盟REACH法规-No SVHCs     是欧盟对进入其市场的所有化学品进行预防性管理的法规。已于2007年6月1日正式实施。     如下图6所示为常见环保要求的标志。 图6

  在FPGA设计过程中，仿真验证是一个很重要的步骤。通过仿真，可以在仿真环境下初步验证逻辑设计的合理性和正确性。 为后面的电路调试，铺平了道路。ModelSim是常用的仿真工具，仿真过程中进行调试使用Debussy是一个再好不过的选择啦！ 使用Debussy可以观察信号的电平变化，查看数字接口的时序。让整个调试过程更加直观，问题的定位更加准确。闲言少叙，下面我就为大家来介绍本文的重点，使用Debussy添加工程的步骤。 1.首先大家要有安装Debussy软件，我这里以Debussy 5v9 示例。还要准备的就是一个完整的FPGA/RTL设计工程。 2.添加的原则是先define文件，然后自定向下进行添加。 于是先添加TB中的define文件；然后是TB，即：TestBench。 3.添加完TB顶层，就开始添加其子模块，可以先添加仿真模型，就是TB实例化的组件。还有实例化的DUT的所有RTL文件。其中一Task形式存在的TC是不需要添加的，因为他们都会被`include "...."进来。 4.打开一个波形窗口，从波形窗口中打开仿真生成的FSDB文件。 接下来就可以，添加你想要的信号了。鼠标左键选中信号，按“Ctrl+W”就可以将，信号添加到波形窗口中了。 开始享受你的仿真调试之旅吧！ -------------------------------------------------------------------------------