标签: 数字锁相环
相关资源
-
超前滞后型数字锁相环LL-DPLL在FPGA_CPLD中的实现.
-
一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环
-
内嵌数字锁相环的自适应空时联合均衡器在水下高速数字通信中的应用研究
-
-
-
FPGA是一个技术密集型的行业，没有坚实的技术功底，很难形成有竞争力的产品。从技术上来看FPGA未来的发展，至少在几年内还是遵循摩尔定律的规则，工艺不断升级，目前xilinx16nm工艺的FPGA已经成熟商用，xilinx下一代产品会升级到7nm，重点应该还是瞄准通信和可能出现的新兴行业如大数据处理等。有这方面需求的网友不妨来共同学习探讨。
-
FPGA是一个技术密集型的行业，没有坚实的技术功底，很难形成有竞争力的产品。从技术上来看FPGA未来的发展，至少在几年内还是遵循摩尔定律的规则，工艺不断升级，目前xilinx16nm工艺的FPGA已经成熟商用，xilinx下一代产品会升级到7nm，重点应该还是瞄准通信和可能出现的新兴行业如大数据处理等。有这方面需求的网友不妨来共同学习探讨。
-
-
-
AN-1420利用数字锁相环(DPLL)实现相位增建和无中断切换(Rev.0)
-
-
-
AN-1420利用数字锁相环(DPLL)实现相位增建和无中断切换(Rev.0).pdf
-
-
-
基于FPGA可编程的全数字锁相环路的实现.pdf你看我吧--基于FPGA可编程的全数字锁相环路的实现站长个人入口首页(134)读有所悟(13)电子文档(32)开源盛世(9)人在职场(16)休闲一刻(17)集成电路(20)PC技术(17)August2005日一二三四五六123456[集成电路]基于FPGA可编程的全数字锁相环路的实现78910111213ea163发表于2005-8-1723:00:001415161718192021222324……
-
-
-
-
针对无线广播系统对高精度的同步频率信号的需求，设计一种基于AD9548芯片的锁定GPS秒脉冲的频率源系统。分析了AD9548锁相频率合成器的基本原理以及工作特性，采用FPGA+AD9548芯片的硬件平台，通过GPS模块锁定高精度的GPS秒脉冲，实现高性能的输出频率可调的同步数字锁相频率源的设计。实验测试表明，该系统产生的频率满足同步广播系统对频率源的设计要求。
