标签: 高速CMOS运放

本文针对高速LVDS接收器电路，研究设计了一种高速、单位增益带宽1.46GHz的CMOS运放。充分考虑LVDS的电气特点，采用了高速运放电路结构，基于0.13μm1.2V/3.3VCMOS工艺，进行了设计与仿真。仿真结果表明：该运放电路可以用于实现LVDS接收器。