标签: 题

面试问题噢，那个面试问题―萦绕在耳边的那个问题作者：BruceTrump，德州仪器(TI)2012年10月2日上周的博文在Facebook上引起了一些热议，我感觉有必要继续写下去。下面是让我纠结了41年多的面试问题：一个1VAC电源连接至一个与1Ω电抗电容器串联的1Ω电阻器，那么电容器的AC电压是多少？多年以来，我把这个问题告诉过许多工程师。最常见的回答是，“频率为多少？”但是，为什么你需要知道呢？我们已经知道电容器的电抗。频率就不那么必要了。其它一些人问我电源有没有可能是DC，但这并不是一道脑筋急转弯题。在我的图解法中，我清楚地表明电源为AC，并且电容器的电抗有限。它不可能是一个DC电源。一些老兄掉入了0.5V的陷阱。如果它只是一个电阻分压器（1Ω-1Ω），则其可能为输出电压。但是，此处不是这样。那个时候，我通过进行一些简单的相量数学计算，正确地回答了这个问题。这没有什么了不起的。但是，正如我上周所说，我原本认为我能够展示出更多新的观点。下面是我希望的答案：R/C电路形成一个简单的实极点。电阻和电容电抗相等的情况便为“角”频或者截止频率。45°延迟时该点的响应为-3dB(0.707V)。就这么简单。无需数学计算。下面是波特图：另一个观察角度：电阻器电压的大小与电容器一样―都为0.707V。当然，相位不同。现在，我敢说我最初的回答无法让我赢得那份工作。但毕竟它是正确的。那么，为什么它会让我纠结呢？我欣赏直觉理解力。我认为，它是创新的关键因素。附言：我利用1Hz角频率在TINA-TI中绘制的该波特图（上面）。由于使用一个1Ω电阻器，因此它要求一个大电容器值。它应该为一个非极性电容器。我有许多1uF聚酯电容器。它要求多少呢？……

本文汇集了仕兰微、汉王、南山之桥、大唐等公司的笔试题，但愿对正找工作的盆友们有帮助。祝你好运！FPGA工程师面试试题集锦1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。4、什么是Setup和Holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setuptime和holdtime的定义和在时钟信号延迟时的变化。（未知）7、解释setup和holdtimeviolation，画图说明，并说明解决办法。（威盛VIA2003.11.06上海笔试试题）Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果holdtime不够，数据同样不能被打入触发器。建立时间(SetupTime……