标签: pll抖动

摘要：该应用笔记讨论了鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影响。在使用电荷泵环路滤波的PLL设计中，通过产生具有最小脉宽的鉴相输出脉冲，可以减轻PLL的死区效应和相关的锁相环抖动。MAX9382在锁相环中的应用Jan10,2010摘要：该应用笔记讨论了鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影响。在使用电荷泵环路滤波的PLL设计中，通过产生具有最小脉宽的鉴相输出脉冲，可以减轻PLL的死区效应和相关的锁相环抖动。锁相环广泛用于电信行业，实现倍频、数据提取和时钟恢复。这些锁相环通常采用基于电荷泵的环路滤波。MAX9382就是这样一款鉴相/鉴频器，用于基于电荷泵的环路滤波架构。MAX9382的关键参数之一是确保最短脉冲宽度，以消除电荷泵环路滤波设计中通常出现的死区效应。MAX9382把输入的相位差转换为可变脉宽的两路脉冲输出，这些输出为“上”、“下”端的脉冲信号，用来控制环路滤波电荷泵。当两个输入频率不同时，MAX9382如同一个鉴频器，其输出时间平均值是输入频率差的函数。这种转换大大改善了环路锁定带外信号的能力。图1给出点击这里，了解典型射频收发器设计的无线器件了MAX9382的内部框图，图2给出了MAX9382输出平均(直流)电压值与输入相位差之间的函数关系。式1、式2和式3说明当输入频率相同时(环路锁定条件下)和输入频率不同时(环路失锁条件下)鉴相/鉴频器的传输函数。图1.MAX9382鉴频/鉴相器图2.MAX9382鉴频/鉴相器理想状态下的响应基于电荷泵的环路滤波图3给出了一个典型的电荷泵和无源环路滤波架构。这个架构利用开关选通匹配的电流源出和电流吸入，控制电流流入或流出环路滤波器。根据鉴相器输入的相差在“上”、“下”输出端产生不……

PhaseLockedLoop(PLL)circuitsareincreasinglyusedinmicrocontrollerstoachievehigherinternalclockfrequencies.Thisallowsbetterperformancewhilereducingoverallnoise.SeveralofMicrochip’sPIC18microcontrollersfeature4xPLLsintheirclockgenerationcircuits.Thismakesitpossibletogenerateaninternal40MHzclockfromanexternal10MHzcrystal.OnedrawbackintheuseofPLLcircuitsisthattheycreateasmall,butstillmeasurableleveloftransientphaseshifts,orjitter.ThisTechnicalBriefshowstheinflu-enceofPLLjitteronMicrochip’sPIC18microcontrollers,howitaffectstheoverallclockofthemicrocontrollerandhowthecombinedeffectsofjitterandcrystaldriftarewellbelowtheCAN2.0specification.TB078PLLJitterandItsEffectsintheCANProtocolAuthor:CaioGübelEXTERNALCLOCK,INTERNALMicrochipTechnologyInc.CLOCKANDMEASURABLEJITTERThemicrocontrollerclockfrequencygeneratedfromaINTRODUCTIONPLLcircuitissubjecttoajitter,alsodefinedasPhaseJitterorPhaseSkew.ForitsPIC18Enhancedmicro-PhaseLockedLoop(PLL)circuitsareincreasingly……