标签: 多内核

理解嵌入式多重处理技术的选择InformationQuarterly[27]Number1,Autumn2004InformationQuarterly[28]Number1,Autumn2004InformationQuarterly[29]Number1,Autumn2004InformationQuarterly[30]Number1,Autumn2004……

CPU并行处理体系结构CPU并行处理体系结构齐家月一指令流水线二超标量与动态调度三超长指令字四超线程五多内核清华大学微电子学研究所齐家月2一、指令流水线1.概述流水线是多条指令在执行中重迭的一种实现技术。它是使当今处理器高速的关键。只要将资源分隔成各级，便可使任务按流水方式完成。清华大学微电子学研究所齐家月3如MIPS指令采用5步：（1）从存储器中取指（2）译码时读寄存器（3）执行操作或计算地址（4）在数据存储器中存取一操作数（5）将结果写入寄存器清华大学微电子学研究所齐家月4图6.2示出了各个指令以及各功能部件的执行时间。单周期设计必须允许最慢指令，即LW。所以每条指令均需8ns。图6.3中非流水线设计中第一条和第四条指令间时间为3×8ns即24ns。每个流水线级占一个时钟周期，所以时钟周期要选长到完成最慢操作，即2ns而非1ns。此例性能改善为3×2ns即6ns。清华大学微电子学研究所齐家月5清华大学微电子学研究所齐家月6流水线加速公式：在理想情况下，如果各级完美平衡，则指令间时间非流水指令间时间流水=流水线级数实际情况加速略小于流水线级数，原因：不完美平衡包含开销当增加指令时，如1003条指令，则总的执行时间为1000×2ns+14ns=2014ns。非流水线机器为1000×8ns+24ns=80……

德州仪器(TI)TMS320C6657/55/54数字信号处理器(DSP)非常适用于高性能低功耗可编程应用，如任务关键型、测试与自动化、医疗影像以及基础设施设备等领域。这些市场无一例外地要求高性能、高速外设、低功耗与小型封装。C665xDSP以TIKeyStone多内核架构为基础，集成单内核或双内核C66xDSP，可提供实时性能帮助客户节省研发投入，加速产品上市进程。TMS320C6657/55/54适用于处理密集型应用的低功耗高性能DSP主要特性产品公告性能……