标签: urat

URATVHDL程序与仿真文档

URATVHDL程序与仿真

URATVHDL程序与仿真8.8URATVHDL程序与仿真。1.顶层程序与仿真（1）顶层程序--文件名：top.vhd。--功能：顶层映射。--最后修改日期：2004.3.24。libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entitytopisPort(clk32mhz,reset,rxd,xmit_cmd_p_in:instd_logic;--总的输入输出信号的定义rec_ready,txd_out,txd_done_out:outstd_logic;txdbuf_in:instd_logic_vector(7downto0);--待发送数据输入rec_buf:outstd_logic_vector(7downto0));--接收数据缓冲endtop;architectureBehavioraloftopiscomponentrecieverPort(bclkr,resetr,rxdr:instd_logic;r_ready:outstd_logic;rbuf:outstd_logic_vector(7downto0));endcomponent;componenttransferPort(bclkt,resett,xmit_cmd_p:instd_logic;txdbuf:instd_logic_v……

URAT……