标签: 码形转换

基带码发生器程序设计与仿真8.15基于VHDL硬件描述语言的基带码发生器程序设计与仿真见随书所附光盘中文件：8.15基带码发生器VHDL程序与仿真。1．常用基带码发生器程序--文件名：HS_UJDM--功能：基于VHDL硬件描述语言，产生常用基带码--最后修改日期：2004.3.27libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entityHS_UJDMisPort(clk:instd_logic;--系统时钟Start:instd_logic;--始能信号dat:instd_logic_vector(15downto0);--二进制数据输入端NRZ:outstd_logic;--非归零信号输出端DRZ:outstd_logic;--单极性归零信号输出端SRZ:outstd_logic_vector(1downto0);--双极性归零信号输出端AMI:outstd_logic_vector(1downto0);--交替极性信号输出端CFM:outstd_logic;--差分信号输出端CMI:outstd_logic;--编……