tag 标签: 比電

相关资源
  • 所需E币: 3
    时间: 2020-1-9 15:33
    大小: 387.5KB
    上传者: quw431979_163.com
    數位與類比電路設計技巧數位與類比電路設計技巧前言IC與LSI的功能大幅提升使得高壓電路與電力電路除外,幾乎所有的電路都是由半導體元件所構成,雖然半導體元件高速、高頻化時會有EMI的困擾,不過為了充分發揮半導體元件應有的性能,電路板設計與封裝技術仍具有決定性的影響。類比與數位技術的融合由於IC與LSI半導體本身的高速化,同時為了使機器達到正常動作的目的,因此技術上的跨越競爭越來越激烈。雖然構成系統的電路未必有clock設計,但是毫無疑問的是系統的可靠度是建立在電子元件的選用、封裝技術、電路設計與成本,以及如何防止噪訊的產生與噪訊外漏等綜合考量。機器小型化、高速化、多功能化使得低頻/高頻、大功率信號/小功率信號、高輸出阻抗/低輸出阻抗、大電流/小電流、類比/數位電路,經常出現在同一個高封裝密度電路板,設計者身處如此的環境必需面對前所未有的設計思維挑戰,例如高穩定性電路與吵雜(noisy)性電路為鄰時,如果未將噪訊入侵高穩定性電路的對策視為設計重點,事後反覆的設計變更往往成為無解的夢魘。類比電路與高速數位電路混合設計也是如此,假設微小類比信號增幅後再將fullscale5V的類比信號,利用10bitA/D轉換器轉換成數位信號,由於分割幅寬祇有4.9mV,因此要正確讀取該電壓level並非易事,結果造成10bit以上的A/D轉換器面臨無法順利運作的窘境。另一典型實例是使用示波器量測某數位電路基板兩點相隔10cm的ground電位,理論上ground電位應該是零,然而實際上卻可觀測到4.9mV數倍甚至數十倍的脈衝噪訊(pulsenoise),如果該電位差是由類比與數位混合電路的grand所造成的話,要測得4.9mV的信號根本是不可能的事情,也就是說為了使類比與數位混合電路順利動作,必需在封裝與電路設計有相對……