tag 标签: 层叠

相关帖子
相关博文
  • 热度 8
    2022-4-23 09:06
    1121 次阅读|
    0 个评论
    ​ 转载---- 工程师看海 2021-12-25 08:01 本篇文章主要分享六层PCB板是怎么拼出来的,目录和结构如下: 1. 前言 2. PCB基础框架 3. PCB材料组成 4. PCB叠层设计 5. PCB阻抗计算 整篇文章阅读预计10分钟。 1.前言 求职面试时,大多数人都会在一个问题上纠结:去大公司还是小公司?这个问题在现阶段其实没有人能够给出一个100%完美的答案。如果展开来说,估计也要花好长时间。无论去哪个公司,落到我们自身来说,主要还是要能在岗位上体现出个人的价值。即用专业能力、综合素质能力去解决工作中的问题。 解决问题的快慢程度和结果好坏,就和我们掌握的专业技能和方法论有关。比如在我们公司,PCB板的Layout不需要硬件工程师来做,包括DFX,EMC都有专门的资源来做这些事,而硬件工程师只需要对布局布线完成后的PCB进行审核。 那么问题就来了,如果你所在公司和我所在的一样,PCB有专门的资源来做,那是不是意味着说,我们没有Layout经验!如果你所在的公司,硬件工程师需要干硬件,画PCB,编写软件,熟悉DFX、EMC。那这个时候,你说到底是在大公司花更多的时间做原理设计好,还是在小公司涉略更多的知识呢? 带着上面的疑问,本周会站在硬件的角度去理解PCB设计。原因是虽然我不需要实际去layout,但是我需要审核,如果我自己都不懂PCB设计,那审核个锥子,你说对不对? 2. PCB基础框架 基于我目前对高速PCB设计的认知,硬件如果和PCB分开设计,对于硬件来说,至少需要把必备基础和熟悉掌握两部分的内容搞清楚,如下所示。作为硬件开发人员,能把下面的内容都掌握,差不多就具备了PCB设计的80%能力,剩下20%更多的是和其他像DFX和EMC资源组交互的知识点。而本篇文章主要针对基础必备方面的三个内容进行分享。 ​ 实际上完成一个PCB还需要掌握EMC,可制造性,射频等方面的内容。这些属于比较专业的,可以单独作为某个系列来学习,因此这里未做呈现。 3. PCB材料组成 下面是一块PCB的实物,从PCB外观来看,它具有以下几个特点: (1)具有一定的厚度和刚性 (2)表面呈现绿色 (3)器件旁边有白色丝印 ​ 针对特性1来说,PCB具有厚度和刚性的属性其实来自于PCB的两个重要组成部分,Core芯板和PP半固态片。 ​ Core芯板是制作PCB的基础材料,具有一定的硬度及厚度,并且两个表层都有铜箔。半固态片(Prepreg)主要起到填充的作用,是多层印制板的内层导电图形的粘合材料及绝缘材料。 在Prepreg被层压后,半固化的环氧树脂被挤压开来,开始流动并凝固,将多层电路板粘合在一起,并形成一层可靠的绝缘体。 ​ 从上面这个4层板可以看出,POWER和GND之间填充的PP,两面带有铜箔的是Core芯板。所以,多层板其实就是Core与Prepreg压合而成的。 我们常说的FR-4,是属于一种耐燃材料等级的代号,表征的是树脂材料经过燃烧状态后必须能够自行熄灭的材料规格。它不是一种材料名称,也不是某种板材,是耐燃材料的等级。上面提到的PP片和CORE芯板都是FR-4等级的材料。为了方便,在工程中大家默认称PCB的板材是FR4材质,不会去说具体是环氧树脂板还是玻璃纤维板。 对于特性2和特性3相对于来说比较好理解,特性2中的看到PCB呈现绿色其实是在PCB表面覆盖了一层绿油——PCB油墨的一种,一般是指绿色的阻焊油墨,因阻焊油墨多用绿色的,因此成为绿油。特性3就是所谓的丝印,白色的油漆。 覆盖绿油的核心作用的作为阻焊层,在焊接时将PCB的焊接部分和非焊接部分分开,同时,这些绿油覆盖在焊盘上面,可以防止焊盘氧化。需要注意的是,如果使用的是黑色油墨,由于黑色油墨比绿色腐蚀性更强,使用同样的线宽进行设计,覆盖黑色油墨后得到的走线会更窄。 4. PCB叠层设计 在PCB设计之前,硬件工程师在对单板规模,信号层数,电源种类以及EMC方面考虑后,会提出PCB设计需要使用几层板。理论上PCB层数越多,布线越方便,EMC的性能也越好。但是结合单板的总厚度,刚性要求以及成本,总层数不可能无限的加大,这个权衡的过程硬件需要掌握。 一种四层板叠层如下: ​ 一种六层板叠层如下: ​ 针对六层板的设计,有下面四种叠层方案。 方案一:电源层数1,地层数1,信号层数4 ​ 这种叠层,电源和地相隔较远,耦合比较差,电源和地之间无法形成寄生电容,为了保证电源到地的低阻抗,只能依靠外部的去耦电容来降低。 方案二:电源层数1,地层数1,信号层数4 ​ 这种叠层设计,电源和地的耦合效果好,阻抗低,电源平面受到的干扰可以很快的泄放到地平面上。但是S2,S1以及S3,S4相邻,信号完整性容易受到对方层的干扰。 方案三:电源层数1,地层数2,信号层数3 ​ 这种叠成相比方案1和方案2,牺牲了信号层的数量,换来了更好的布局效果。其中S2作为优先布局的重要信号,其次是S3,再是S1。在电源层和地层之间增加去耦电容,减小电源的阻抗。 方案四:电源层数1,地层数2,信号层数3 ​ 方案四的电源阻抗没有方案三好,但是S2信号层的屏蔽效果是最好的。 在选定了PCB的叠层设计之后,就要使用PP片和CORE芯板来组成需要设计的PCB。工程上常见的PCB板材的厚度规格有0.5mm,0.7mm,0.8mm,1.0mm,1.2mm,1.5mm,1.6mm,2.0mm,2.4mm,3.2mm,6.4mm。 CORE芯板的厚度主要有0.1mm,0.2mm,0.3mm,0.4mm,0.5mm,0.6mm,0.8mm,1.0mm,1.2mm这几种。根据前面的介绍,CORE的表面有铜箔,但是当CORE芯板的厚度为0.1mm或者0.2mm时,可以选择含铜的也可以选择不含铜的芯板,含铜的芯板两边的铜厚都是0.0175mm。 半固化片在不同的厂家常用的板材不一样,以下面这张图是生益和超声厂家常用PP片的型号为例。 ​ 其中的含胶量 RC%(Resin content):指胶片中除了玻璃布以外,树脂成分所占的重量百分比。RC%的多少直接影响到树脂填充导线间空缺的能力,同时决定压板后的介电层厚度。106的含胶量相比7628的含胶量就要高。(因为要在缺口的位置填充更多的树脂) ​ 而嘉立创选用的PP半固化片的型号如下图所示。 ​ 从上面就能看出,生益和嘉立创所使用的PP片介电常数就不一样。生益2116的介电常数4.4,嘉立创的4.25。为了方便计算,在工程上一般都是说FR4板材的介电系数是4。 根据以上内容,如果PCB要设计1.6mm板后的单板,叠层选择方案2,那么可以使用嘉立创的PP和CORE的组合叠层设计如下: ​ 可以计算出PCB板的厚度为: 0.035*2+0.1*2+0.127+0.6*2=1.597mm 再考虑到表面的绿油和残铜,板厚是1.6mm。 5. PCB的阻抗计算 PCB的叠层方式、选择的PP片和CORE芯板的材质与PCB阻抗之间存在相互影响的关系。在常规的PCB设计中,主要有4种类型的阻抗需要计算: 单端阻抗,控50Ω 差分阻抗,控100Ω,90Ω 共面+隔层阻抗,控50Ω 在计算PCB阻抗时,需要借助SI9000的计算工具。以上面6层板的表层走线控50Ω为例,计算线宽方法如下:选择微带线的模型,设定阻抗为50Ω,填写相关的参数,计算出走线的宽度为6mil。 ​ 如果在第三层走差分线,且要求阻抗控制在100Ω。使用软件计算的出走线的宽度为4mil。如果在计算过程中发现所走的线宽太小,就可能要采取调整差分对之间的距离甚至是重新选择叠层方式以及挖空参考层的铜箔等方式来权衡。 ​ 以上为本周周报的全部内容,主要是从硬件的角度来理解PCB的设计,包含了PCB的组成材料,叠层的原理以及阻抗的计算。毕竟不是专业画PCB的,因此在总结和梳理过程中,只把阻碍硬件人员审核PCB方面的部分内容进行了整理。 ---end--- ​
相关资源
  • 所需E币: 1
    时间: 2023-7-8 10:51
    大小: 220.9KB
    上传者: 勿念
    高速电路的设计建议,小白的入门好帮手
  • 所需E币: 0
    时间: 2021-4-16 02:39
    大小: 150.33KB
    上传者: kaidi2003
    MOV层叠金属氧化物压敏电阻.rar
  • 所需E币: 0
    时间: 2020-12-27 16:07
    大小: 673.71KB
    上传者: stanleylo2001
    MOV层叠金属氧化物压敏电阻技术资料
  • 所需E币: 1
    时间: 2020-9-8 11:40
    大小: 991KB
    上传者: sense1999
    多层PCB板的层叠的设计步骤解析
  • 所需E币: 0
    时间: 2020-8-4 17:01
    大小: 207.85KB
    上传者: kaidi2003
    MOV层叠金属氧化物压敏电阻.docx
  • 所需E币: 0
    时间: 2020-6-29 18:33
    大小: 680.21KB
    上传者: kaidi2003
    MOV层叠金属氧化物压敏电阻.pdf
  • 所需E币: 0
    时间: 2020-2-28 14:14
    大小: 63.65KB
    上传者: 978461154_qq
    PCB层叠设计基本原则PCB层叠设计基本原则编者按:PCB层叠方案需要考虑的因素众多,作为CAD工程师,他往往关注的是尽可能多一些布线层,以达到后期布线的便利,当然,信号质量、EMC问题也是CAD工程师关注的重点;而对于成本工程师而言,他的想法是:能不能再少2层?对于PCB生产商而言:层叠结构是否对称则是其关注重点。一个高明的CAD工程师需要做的是:如何综合考虑各方意见,达到最佳结合点。以下为EDADOC专家根据个人在通讯产品PCB设计的多年经验,所总结出来的层叠设计参考,与大家共享。PCB层叠设计基本原则CAD工程师在完成布局(或预布局)后,重点对本板的布线瓶径处进行分析,再结合EDA软件关于布线密度(PIN/RAT)的报告参数、综合本板诸如差分线、敏感信号线、特殊拓扑结构等有特殊布线要求的信号数量、种类确定布线层数;再根据单板的电源、地的种类、分布、有特殊布线需求的信号层数,综合单板的性能指标要求与成本承受能力,确定单板的电源、地的层数以及它们与信号层的相对排布位置。单板层的排布一般原则:A)与元件面相邻的层为地平面,提供器件屏蔽层以及为顶层布线提供回流平面;B)所有信号层尽可能与地平面相邻(确保关键信号层与地平面相邻);C)主电源尽可能与其对应地相邻;D)尽量避免两信号层直接相邻;E)兼顾层压结构对称。具体PCB的层的设置时,要对以上原则进行灵活掌握,根据实际单板的需求,确定层的排布,切忌生搬硬套。以下给出常见单板的层排布推荐方案,供大家参考(不限于这些,可根据实际情况衍生多种组合)注:S――SIGNALLAYERP――POWERLAYERG――GROUNDLAYER……
  • 所需E币: 3
    时间: 2020-1-13 19:28
    大小: 65.68KB
    上传者: 978461154_qq
    MEMS层叠式微带贴片天线的FDTD分析,MEMS层叠式微带贴片天线的FDTD分析……
  • 所需E币: 4
    时间: 2020-1-14 09:42
    大小: 39.29KB
    上传者: givh79_163.com
    多层板PCB层叠设计方案指南PCBstandardsRevA02ALayer1(Top)Layer2(Bottom)04ALayer1(Top)Layer2(GND)Layer3(PWR)Layer4(Bottom)06A(Top)Layer1Layer2(GND)Layer3(Signal)Layer4(Signal)Layer5(PWR)Layer6(Bottom)08A(Top)Layer1Layer2(Signal)Layer3(GND)Layer4(Signal)Layer5(Signal)Layer6(PWR)Layer7(Signal)Layer8(Bottom)Layer1Layer2Layer3Layer4Layer5Layer6Layer7Layer8Layer9Layer10Layer1Layer2Layer3Layer4Layer5Layer6Layer7Layer8Layer9Layer10Layer11Layer1210A(Top)(GND)(Signal)(Signal)(PWR)(GND)(Signal)(Signal)(GND)(Bottom)12A(Top)(GND)(PWR)(Signal)(Signal)(GND)(PWR)(Signal)(Signal)(GND)(PWR)(Bottom)02B(Top)(GND)04B(Top)(PWR)(GND)(Bottom)06B(Top)(PWR)(Signal)(Signal)(GND)(Bottom)08B(Top)……
  • 所需E币: 4
    时间: 2020-1-15 11:44
    大小: 20.5KB
    上传者: 二不过三
    平衡PCB层叠设计方法平衡PCB层叠设计方法设计者可能会设计奇数层印制电路板(PCB)。如果布线补需要额外的层,为什么还要用它呢?难道减少层不会让电路板更薄吗?如果电路板少一层,难道成本不是更低么?但是,在一些情况下,增加一层反而会降低费用。电路板有两种不同的结构:核芯结构和敷箔结构。在核芯结构中,电路板中的所有导电层敷在核芯材料上;而在敷箔结构中,只有电路板内部导电层才敷在核芯材料上,外导电层用敷箔介质板。所有的导电层通过介质利用多层层压工艺粘合在一起。核材料就是工厂中的双面敷箔板。因为每个核有两个面,全面利用时,PCB的导电层数为偶数。为什么不在一边用敷箔而其余用核结构呢?其主要原因是:PCB的成本及PCB的弯曲度。偶数层电路板的成本优势因为少一层介质和敷箔,奇数PCB板原材料的成本略低于偶数层PCB。但是奇数层PCB的加工成本明显高于偶数层PCB。内层的加工成本相同;但敷箔/核结构明显的增加外层的处理成本。奇数层PCB需要在核结构工艺的基础上增加非标准的层叠核层粘合工艺。与核结构相比,在核结构外添加敷箔的工厂生产效率将下降。在层压粘合以前,外面的核需要附加的工艺处理,这增加了外层被划伤和蚀刻错误的风险。平衡结构避免弯曲.不用奇数层设计PCB的最好的理由是:奇数层电路板容易弯曲。当PCB在多层电路粘合工艺后冷却时,核结构和敷箔结构冷却时不同的层压张力会引起PCB弯曲。随着电路板厚度的增加,具有两个不同结构的复合PCB弯曲的风险就越大。消除电路板弯曲的关键是采用平衡的层叠。尽管一定程度弯曲的PCB达到规范要求,但后续处理效率将降低,导致成本增加。因为装配时需要特别的设备和工艺,元器件放置准确度降低,故将损害质量。使用偶数层PCB当设计……
  • 所需E币: 5
    时间: 2020-1-15 17:14
    大小: 66.5KB
    上传者: quw431979_163.com
    层叠设计----PCB工程师需要注意的地方层叠设计----PCB工程师需要注意的地方||| ||单板层的排布一般原则:||元件面下面(第二层)为地平面,提供器件屏蔽层以及为顶层布线提供参考平面||;||所有信号层尽可能与地平面相邻;||尽量避免两信号层直接相邻;s||  主电源尽可能与其对应地相邻;||兼顾层压结构对称。||对于母板的层排布,现有母板很难控制平行长距离布线,对于板级||工作频率在50MHZ以上的(50MHZ以下的情况可参照,适当放宽),建议排布原则:||元件面、焊接面为完整的地平面(屏蔽);||无相邻平行布线层;||所有信号层尽可能与地平面相邻;……
  • 所需E币: 3
    时间: 2020-1-14 09:27
    大小: 226.83KB
    上传者: givh79_163.com
    平衡PCB层叠设计方法……