标签: 式详

使用QUARTUS_II做FPGA开发全流程,傻瓜式详细教程

EFT测试时干扰施加方式详解EFT测试时干扰施加方式详解|||||2006-02-2113:24:21安规与电磁兼容网来源：作者：||||[pic][pic]||   EFT测试时，有L1、L2、L3、N及PE等端口。PE和大地是两个概念,电||快速脉冲干扰是共模性质的，在标准提供的实验设置图中可以看到从试验||发生器来的信号电缆芯线通过可供选择的耦合电容加到相应的电源线（L1||、L2、L3、N及PE）上，信号电缆的屏蔽层则和耦合/去耦网络的机壳相连||，机壳则接到参考接地端子上。kai安规与电磁兼容网||   ||这就表明脉冲群干扰实际上是加在电源线与参考大地之间，因此加在电源||线上的干扰是共模干扰。kai安规与电磁兼容网||   ||而对于采用耦合夹的实验方式来说，电快速脉冲将通过耦合板与受试电缆||之间的分布电容进入受试电缆，而受试电缆所接收到的脉冲仍然是相对参||考接地板来说的。kai安规与电磁兼容网……