标签: km10531

km10531锁相环频率合成器的原理与设计2.1锁相环的基本原理和基本公式对于现代移动通信中的移动台来说，频率合成器是由锁相环路(PLL)构成的。锁相环是一种相位负反馈系统，它利用环路的窄带跟踪与同步特性将鉴相器一端VCO的输出相位与另一端晶振参考的相位保持同步，实现锁定输出频率的功能，同时可以得到和参考源相同的频率稳定度。一个典型的频率合成器原理框图如图1所示。设晶振的输出频率为fr，VCO输出频率为fo，则它们满足公式：[pic]           (1)   其中R和N分别为参考分频器和主分频器的分频比，在外部设置并行或串行数据控制分频比，就可以产生出所需要的频率信号。用锁相环构成的频率合成器具有频率稳定度高、相位噪声小、电路简单易集成、易编程等特点。[pic]  随着大规模集成电路的应用，参考分频器、鉴相器和主分频器以及进行程序控制的寄存器能够集成在一块芯片中，如图1中虚线框所示，这样整个电路就仅由一个PLL芯片、一片晶振、一片VCO以及环路滤波器等分立元件组成，大大减小了体积，也降低了设计难度。  下面对锁相环同步状态下的线性性能进行分析。  锁相环是传递相位的闭环系统，只要研究环路的相位数学模型或其基本方程就可以获得环路的完整性能。根据图1所示，设θi为晶振经R分频器分频之后的相位，θo为VCO输出相位，θ′o为VCO经N分频器分频之后的相位，θe为鉴相器的输出相位，环路的基本函数可以表示为：    (1)闭环传递函数：[pic]2.2锁相环的设计(1)鉴相器   在目前应用的小型频率合成器电路中，广泛采用电流泵型数字……