标签: ESD

01 物联网系统中为什么要使用ESD静电保护管 物联网系统中使用ESD（Electro-Static Discharge，静电放电）静电保护管的原因主要基于以下几个方面： 保护电子元器件免受静电损伤 静电放电的危害：静电放电是静电电荷在不断积累和释放的过程中导致的瞬间高电压事件。这种高电压可能导致电子元器件内部线路受损，直接影响产品的正常使用寿命，甚至造成产品的损坏。在物联网系统中，大量的电子元器件和集成电路（ICs）等高速电子器件需要得到有效保护，以确保系统的稳定性和可靠性。 ESD静电保护管的作用：ESD静电保护管能够在静电事件发生时快速反应并引导电流，将静电电荷安全地引导至地，从而保护电路和器件免受损伤。这种保护机制对于物联网系统中的敏感电子元器件尤为重要。 提高系统的稳定性和可靠性 预防系统故障：通过在物联网系统中使用ESD静电保护管，可以显著降低因静电放电引起的系统故障率。这对于需要长时间稳定运行的系统来说至关重要，如智能家居、工业自动化等领域的物联网应用。 延长设备寿命：静电放电不仅可能导致即时损坏，还可能加速电子元器件的老化过程。使用ESD静电保护管可以有效延长设备的使用寿命，降低更换和维护成本。 满足行业标准和法规要求 国际和国内标准：许多行业和领域都有关于静电防护的国际和国内标准。在物联网系统中使用ESD静电保护管有助于满足这些标准和法规要求，确保产品的合规性和市场竞争力。 客户信任度提升：通过采取有效的静电防护措施，物联网系统供应商可以展示其对产品质量的重视和对客户需求的关注，从而提升客户信任度和品牌形象。 适应复杂的应用环境 多样化的应用场景：物联网系统应用于各种复杂的环境中，包括高温、高湿、电磁干扰等恶劣条件。ESD静电保护管通常具有良好的高温稳定性和长寿命特点，可以在这些环境中稳定运行并保护电子元器件。 提升系统适应性：通过使用ESD静电保护管，物联网系统可以更好地适应不同的应用环境，提高系统的整体性能和可靠性。 综上所述，物联网系统中使用ESD静电保护管是出于保护电子元器件免受静电损伤、提高系统稳定性和可靠性、满足行业标准和法规要求以及适应复杂应用环境的需要。这些措施有助于确保物联网系统的正常运行并延长设备的使用寿命。 02 什么是ESD? ESD代表静电放电。许多材料可以导电并积累电荷。ESD 是由于摩擦带电（材料之间的摩擦）或静电感应而发生的。每当发生这种情况时，物体都会在其表面形成固定电荷（静电）。当这个物体放置得太靠近另一个带电物体或材料时，电压差会导致电流在它们之间流动，直到恢复电荷平衡。 因此，可以将静电放电定义为两种带电材料或物体之间由接触、短路或电介质击穿引起的瞬时电流流动。 对于消费类产品，ESD 和空气中的介质击穿通常发生在两点之间的电场大于 40 kV/cm 时。气压、温度和湿度等因素会影响电场强度。例如，某些环境中的高湿度会导致空气更具导电性，这会耗散一些电荷并增加 ESD 所需的电压。 03 ESD如何影响PCB？ 静电在生活中比较常见，但是静电荷的电压可以达到几千伏，可以对元件造成很大的危害。 当这个电压差足够大时，就会有电流的传导路径，从而产生巨大的电流脉冲。随着电流脉冲的发展，高热量会在 PCB 本身的元件和导体内消散。在极端场强和产生的电流下，PCB 可能会损坏，组件可能会被毁坏。 这种散热基本上是 IR 压降，其中 PCB 中元件的自然直流电阻会产生压降并达到高温。ESD 可能发生在 PCB 上的一些常见位置，因此 PCB 中的 ESD 保护应重点放在某些特定区域。如下例如： 1、集成电路中的ESD ESD 脉冲会导致电流流过集成电路上的管芯，产生会损坏组件的高热。下面显示了集成电路封装的示例和半导体芯片上的走线。 集成电路封装（左）和管芯（右）上的极端 ESD 损坏 尤其是现在很多芯片都是使用光刻特性制造的，不能承受高压降，虽然说可能只是高于工作电压的DC值，也会对芯片造成影响。 2、连接器中的ESD 连接器本身不是ESD源，但是在上面积聚的静电荷都可能导致ESD。有人插入芯片，拔出电缆或者按下按钮都会给设备带来静电风险。由于浮动导体上静电荷传递，浮动引脚可能会产生ESD。最后当连接器插入插座时，可能会产生ESD，从而产生火花。 连接器上的金属护罩和浮动引脚是某些消费和工业产品中发生 ESD 事件的常见位置。 连接器上的金属护罩和浮动引脚是某些消费和工业产品中发生 ESD 事件的常见位置 处理浮动引脚的简单解决方案是将它们接地。屏蔽连接器还应具有连接到机箱的接地屏蔽层，并最终连接到大地。应该是直接连接到底盘的低阻抗连接，不通过电容提供此连接，也不通过 PCB 将 ESD 电流路由到地。 PCB 设计的几乎每个元素（走线、布线、层、电子元件放置和间距）都会影响电路板上的 PCB ESD 保护。因此必须在设计早期就考虑到ESD保护电路。 04 ESD保护电路设计 1、TVS 二极管和二极管电路 TVS 二极管保护电路是非工业低电压设置中最常见的电路之一。与嵌入在电源管理 IC 或微控制器中的其他 ESD 保护元件相比，TVS 浪涌二极管保护器可以提供更高的电压抑制。 ESD 保护电路示例 1）典型的电压钳位二极管电路 典型的电压钳位二极管电路如下所示。该电压钳位电路主要是限制缓冲器输入端的电压累积。 在正常情况下，二极管 D1 和 D2 是反向偏置的，只要输入端的电压大于电源轨电压，二极管 D1 就会正向偏置并导通。类似地，当输入电压低于地时，二极管 D2 正向偏置并从地向输入导通。 单端缓冲器 I/O 上的 ESD 保护电路中使用的齐纳二极管。 上述电路可以使用一些具有高反向偏置击穿电压的简单二极管（例如齐纳二极管），或者并联或背靠背配置组合的TVS二极管。用于确定使用哪种类型二极管的主要因素是击穿电压和正向电流。 TVS 二极管分为两种类型，两种类型的 TVS 二极管都在正常工作条件下充当开路，并且在发生 ESD 浪涌时充当接地短路。 2）单向瞬态抑制二极管 用于 ESD 保护的单向 TVS 浪涌二极管如下所示。TVS 二极管不一定是简单的齐纳二极管，也可以是专门作为 TVS 二极管销售的组件。 受保护组件电源轨上的单向 TVS 抑制二极管 在 ESD的正周期期间，该二极管变为反向偏置并以雪崩模式运行，导致 ESD 电流从输入端流向地。在负周期期间，此 TVS 二极管变为正向偏置并传导 ESD 电流。 单向 TVS 二极管保护电路免受 ESD 影响的方式：通过阻止或允许 ESD 电流流动，具体取决于其极性。 3）双向瞬态抑制二极管 下图显示了双向 TVS 浪涌二极管保护 ESD 敏感元件的典型用法。这里只是一个简单的布置，如果需要额外的电流限制，可以添加一个额外的电阻。 受保护组件电源轨上的双向 TVS 抑制二极管。 在瞬态 ESD 的正周期期间，两个二极管中的一个正向偏置，另一个反向偏置，这意味着一个二极管由于其正向偏置而导通，而另一个二极管则以雪崩模式工作。通过这种方式，两个二极管都形成了一条从 ESD 源通向地的路径。在负 ESD 循环期间，二极管交换它们的模式，再次创建通路并且电路保持受保护。 2、使用 TISP4350 过压保护器代替 TVS 二极管 这种电路专为电信线路上的过压而设计。与 TVS 二极管阵列相比，TISP4 针对 ESD 事件和其他来源的过压事件提供了某种程度的通用保护。 使用 TISP4350 过压保护器代替 TVS 二极管 保护装置的选择取决于许多因素。不同的型号和类型针对不同的电压范围、工作电压、事件持续时间、响应时间等而设计。 3、其他 ESD 抑制器组件 除以上介绍的外，还有其他几种 ESD 抑制器组件，例如多层变阻、气体放电管和基于聚合物的抑制器。ESD 抑制组件用于将 ESD 电压降低到特定限值以下，从而保护电路或组件组。 抑制器组件或电路并联到易受攻击的线路，将低 ESD 电压保持在一定限度内，并将主要的 ESD 电流分流到地。一般来说都可以datasheet上找到相关的电路示例。 4、具体案例：气体放电管 + TVS 二极管 处理高电压的一种策略是使用与 TVS 二极管和电感并联的气体放电管。电感和 TVS 二极管就像一个低通 RL 电路，提供额外的滤波并减慢 ESD 脉冲的上升时间。 下面这个电路基本上是一个具有大时间常数的低通滤波器，因此该电路将允许标称直流电压通过，同时为通过放电管的 ESD 电流提供高阻抗。输入端的保险丝提供了针对大 ESD 电压的额外保护。 下图为采用TVS二极管和气体放电管的ESD保护电路设计。 采用TVS二极管和气体放电管的ESD保护电路设计 5、PCB布局中的ESD保护 5.1、优化 TVS 周围的阻抗 所有 PCB 元件和走线都有寄生电感。在典型的保护方案中，有四个：ESD 源 和 TVS 阵列之间的电感（L1 和 L2）、TVS 和地之间的电感（L3）以及 TVS 和受保护集成电路之间的电感.。 只有当 L4 大于 L1-3 时，ESD 电流才能被强制接地。 优化 TVS 周围的阻抗 下图显示了一个项目的PCB布局。从下图中可以看出来，PCB的这一部分有一个USB端口，为了保护 FT231X UART (U1)，我们在它和端口之间的路径上放置了一个 USBLC6-4SC6 ESD 抑制器 (U2)。 PCB ESD保护布局 这里有2点需要注意： 抑制器 (U2) 放置在靠近 ESD 源（USB 端口）的位置，电感 L4 变得比 L1 大得多，这迫使 ESD 电流流向 TVS。 抑制器直接放置在从 ESD 源到受保护 IC 的路径上，从而完全移除 L2。 5.2、限制静电放电的 EMI ESD 产生强电压脉冲，可对附近的其他信号线产生电磁干扰 (EMI)。辐射的主要来源位于 ESD 源和用作天线的抑制器之间。如果可能，在设计上应该使抑制器区域远离其他电路和未受保护的走线，否则它们会将 ESD 信号传送到其他 IC。即使不考虑每条线路的电感，受保护线路和相邻的未受保护线路也可以充当电容，从而允许电压浪涌在两条线路之间传递。下图说明了 ESD 脉冲如何耦合到未受保护的线路： ESD 耦合到附近的走线，因为这两条走线就像一个电容 限制 EMI 的另一种方法是使用直线和短路径，因为拐角会辐射 EMI。在这种情况下，使用直线是不可能的。相反，我们使用了 45° 弯曲。 PCB ESD保护电路布局 5.3、正确使用VIA 在多层 PCB 中，过孔可以用作带有寄生电感，减少不必要走线。下图中，ESD源和受保护IC在同一层，而TVS在另一层，在这里，VIA 作为 L2 工作，导致 ESD 电流在 TVS 和 IC 之间分流，因此必须要避免这种布局。在这种情况下，尽管 TVS 在其路径上，但一部分 ESD 电流将流向受保护的 IC。 理想情况下，ESD 源和 TVS 应该放在同一层，如下图所示。这样，ESD 电流先流过 TVS 保护引脚，然后再通过 VIA 流向受保护电路。在这种情况下，TVS 直接位于从 ESD 源到受保护电路的路径上。 在这个特殊的 PCB 设计中，ESD 源（USB 连接器）在两个不同的层上有两条走线。但是将ESD源和TVS放同一个水平面是不可能的，因此采用了一个可以接受的布局。 这里也可能会遇到一种相反的情况：TVS 和受保护的 IC 位于同一层，但 ESD 源（来自 USB 的两条走线）位于不同的层。虽然如此，但这样设计VIA也是正确的，因为TVS 保护引脚会在 ESD 电流流向 IC 之前接收它。 如果无法实现理想的布局，可接受的折中方案是按以下方式将 ESD 电流强制流向 TVS：虽然这种布线对于 ESD 保护来说并不完美。 5.4、放置ESD 抑制器 选择与电路电气特性兼容的 ESD 抑制器后，下一个需要考虑的是放在哪里。放置时应使 IC 在发生 ESD 时接收到尽可能低的电压浪涌。 对于中频信号和典型的 ESD 脉冲，PCB 走线就像电感一样，意味着它们的阻抗随频率 (ωL) 增加。带有 TVS 二极管的电路现在如下所示： 线路电感对 ESD 的影响 L1时，二极管会快速触发。这也意味着大部分电流将被引导离开受保护线路，L2 还将耗散留在受保护线路上的任何 ESD。 这意味着我们需要将 TVS 二极管放置在尽可能靠近可能发生 ESD 的位置。ESD 抑制器连接到线路或地的电感应该最小。ESD脉冲的能量随着走线长度的增加而降低，因此ESD抑制器与被保护IC之间的走线长度应尽可能长。 5.5、ESD 源和抑制器之间正确添加过孔 如果 ESD 源和抑制器之间有过孔，过孔也会导致耦合到未受保护的线路。理想情况下，ESD 源和抑制器之间不应有任何过孔，因为它会增加线路的长度，从而导致线路上的电感增加。这有两个不利影响： 会增加被保护线路中的ESD脉冲能量 会通过 EMI 增加未受保护的线路产生的信号 如果工程师没有其他办法，必须要添加过孔，那么就必须要确保保护线和抑制器在PCB的同一个侧，且源极在过孔后连接保护线。 最差的是源线和保护西安在同一侧，而ESD抑制器在另一侧，必须要避免这种情况。在这种情况下，最好使用另一个过孔在ESD抑制器之后连接受保护线路，而不是直接将ESD源直接连接到受保护线路。 挣钱去添加过孔以减少 ESD 对受保护线路的影响 5.6、适当的接地布线 在上面的内容中已经有说明，我们需要降低源极和TVS二极管之间的走线电感，将电压脉冲远离我们需要保护的IC，在那里我们是假定ESD抑制器具有良好的接地。但实际上，ESD源TVS二极管之间或者TVS二极管和地之间可能存在一些电感： 抑制器上的寄生电感可以将更多的 ESD 电压引导回 IC 我们可以通过将 TVS 放置在尽可能靠近信号源的位置来降低 L3。为了减少 L4，我们使用过孔将 TVS 接地引脚直接连接到接地层。如果无法直接连接，则在通往地平面的走线上并联使用多个过孔。 这样的话应该让每个过孔和焊盘尺寸上的钻孔直径更大，以增加表面积（以对抗集肤效应）。TVS 抑制器上的接地过孔应填充非导电材料，以保持较大的表面积。 05 供应商A：伯恩半导体（深圳） 1、产品能力 （1）选型手册 （2）主推型号1：PESD5V0S1BA-N 研发设计注意使用事项 1.ESD 器件的截止电压应大于被保护 IC的最大工作电压，否则会影响被保护电路的正常工作。如工作电 压为 5V 的线路，应选择截止电压等于或者大于 5V 的 ESD 器件进行保护。 2.ESD 一般用于各类通信端口静电防护，在一些高速数据线路，如 USB3.0、USB3.1、HDMI、 IEEE1394 等接口，ESD 保护器件的结电容应选择尽量的小，以避免影响通信质量。 3.根据电路设计布局及被保护线路数选择合适的封装形式。ESD 器件封装的大小从一定程度上可以反映器件的防护等级大小，一般封装越大的器件可容纳的 ESD 芯片面积也越大，防护等级也越高，反之亦然 供应商B:台舟电子股份有限公司-Techpublic 1、产品能力 （1）选型手册 （2）主推型号1：PESD1CAN 特点 150W峰值脉冲功率(8/20us 超低泄:nA级 工作电压:7V或12V 低位电压 符合以下标准: -IEC61000-4-2抗扰度测试空气放电:+30kV 接触放电:30kV -IEC61000-4-4(EFT)40A(5/50ns)-IEC61000-4-5(闪电型) 7A (8/20us) 符合RoHS标准 机械特性 软件包:SOT-23 铅表面处理:哑光锡 外壳材料:“绿色”模塑料 UL可燃性分级等级94V-C 湿度敏感性:符合J-STD-020标准的3级 应用程序 无线系统网络 便携式仪器仪表 RS485端口 本文章源自奇迹物联开源的物联网应用知识库Cellular IoT Wiki，更多技术干货欢迎关注收藏Wiki： Cellular IoT Wiki 知识库(https://rckrv97mzx.feishu.cn/wiki/wikcnBvAC9WOkEYG5CLqGwm6PHf)

「啪」！一碰就「来电」？ 说起静电，想必大家并不陌生，静电是我们日常生活中常见的一种现象，通常是由于物体之间的摩擦而产生的。例如，当我们脱下带有合成纤维的衣物时，布料与皮肤之间的摩擦可能会导致电荷的累积。同样地，当走在干燥的地毯上时，鞋底与地面的摩擦也可能引起静电的产生。须特别注意的是，当身体带有静电电荷时，一旦触摸电子产品即有可能会导致电荷的传递，进而可能对设备造成损害。电子产品通常包含敏感的电子组件，这些组件对静电非常敏感。即使静电放电可能以微弱到肉眼不可见的形式存在，但却足以引起电子组件的故障或损坏。 靜電現象 (Source: Wikipedia ) 静电只是小问题？小心这些潜在风险 ESD静电放电测试 （Electrostatic Discharge Testing）是一种关键性的测试程序，旨在保障电子设备在实际操作中免于静电放电所带来的损害。这类测试通常包括模拟实际使用环境中可能发生的各种静电的放电情境，以评估电子设备对这些事件的反应和抵御能力。 在设计时间，工程师通常会融入防静电保护措施，以降低电子组件受到静电影响的风险。然而，ESD测试仍然是一个必要的步骤，以确保这些预防措施在实际应用中的有效性，并有助于提高电子设备的可靠性和寿命，同时确保设备在各种环境条件下都能正常运作。当设计的防静电保护措施有缺陷时，将可能导致以下潜在风险： 损坏电子组件：ESD事件可能导致电子组件的损坏或破坏，例如芯片、电阻、电容等。这可能导致设备的功能失效或性能下降。 故障和失效：ESD事件可能导致设备的故障或失效，例如系统崩溃、当机或无法正常运作。这可能导致生产延迟、服务中断，最不理想的情况下还会造成客户投诉。 资料损失：ESD事件可能导致存储在设备中的数据损失或损坏。这可能导致重要数据的丢失，对业务运营或个人使用造成重大影响。 成本损失：ESD事件可能导致设备的修复或更换成本增加。 实际案例 百佳泰与多家企业合作，其中有一个网络储存服务器（NAS）产品的案件进测，此产品在持续传送封包的情况下实施ESD测试，在测试过程中，由于受到静电放电影响，从而导致传输能力失效，后续虽有恢复，但此种情况可能导致延迟或数据的损失等情形。 ESD多方位解决方案 ESD测试是一项重要的测试项目，适用于手机、平板电脑、笔记本电脑、电子组件、汽车电子产品等各种的电子产品和组件。要了解产品的ESD防护是否完善，并尽早发现与改善问题，以减少产品的故障或失效所导致的客户投诉或是品牌形象的损失。 静电放电仿真器

静电是电学基本现象之一。物质是运动的、能量趋于扩散，谈不上静。所谓静，是相对于电势差诱发的电子流动和与之相伴的能量转移而言的。积聚的电荷产生静电场，静电场是能量的一种形式。 静电是怎么产生的？首先是不同物质的机械摩擦，例如铅摩擦铁，石油流过管道，物质之间不停地交换电子。在接触表面，较易得到电子的物质抢夺电子带上负电，较易丢失电子的物质被抢夺，带上正电；其次是电场感应，靠近强电场时，外场场强不同的部位之间发生电子移动，继而形成感应电场；最后是电离辐射，电离辐射轰击物质原子，发生电离，产生带电离子。 静电如何消散呢？答案是中和。空气中包含大量的带电离子，它们来自植物光合作用，来自太阳辐射和大气的作用，来自动物的活动。还有就是利用地球本身，地球可以作为地球上所有电子系统（人工电子电气和生物电）的电压参考点（Reference Point），而且具有几乎无限的电容量。

静电放电（ESD）是静电场在短时间（数个ns）内转移能量的过程。静电场就是不流动的电荷产生的电场，和磁场一样看不见摸不到，但是可以用场强计测试到。 对于电容量较大的物体或者电阻很低的物体，例如人体和铁块，ESD要么不足以形成高的电压（U=Q/C），要么不能形成足够的焦耳热，所以我们对静电的感受，最常见的是在冬季抱怨两句电火花打手，不算事儿。 对电子元器件就不同了。不少电子元器件都容易被 ESD 破坏，也被称为“ESD敏感”。这种破坏通常很隐蔽，有时也不会造成立即失效，容易被轻视。不过，ESD 损伤多数是不会立即导致失效的“暗伤”、“内伤”，当性能快速退化到出现破坏性损伤之时，ESD的“犯罪现场”往往已经被其它过应力的痕迹遮盖，难以证实。所以，ESD对于电子元器件而言是一个不折不扣的隐形杀手。 为什么会ESD敏感呢？可以从材料性质和结构两方面来解释。电子器件中的半导体是一种电阻可控的材料，其主要的失效机理是过压击穿（也叫介质击穿，一型击穿），当介质在特定环境下的介电强度弱于外加电场时就会发生，电介质物理学可以解释这种现象。还有一些电子元件，比如片式厚膜电阻器，虽然使用的氧化物本身是导体，但是因为其封装中存在小电容，例如玻璃密封区与金属端子构成的寄生电容，电荷转移时会形成较高的电压，导致局部击穿和熔融。

大部分器件都是静电敏感的，例外是TVS、齐纳、隧道二极管和晶闸管。 大部分元件都是静电不敏感的，例外是 EIA 0402封装以下的片式陶瓷多层电容器（MLCC）、片式厚膜电阻器。 针对半导体器件的静电敏感性已经有国际标准。 ANSI下属的 ESDA、IPC 和 EIA 下属的 JEDEC 联合起来，发布了 J-STD-001 和 J-STD-002 两个标准，按照HBM （人体放电模型）和 CDM（感应放电模型）进行了模拟和分级量化。这两个标准已被半导体制造企业采用。这两份标准可以免费获取。 汽车电子行业更进一步，AEC 组织发布的AEC-Q100 和 AEC-Q101 两个标准，对车规级器件和元件分别进行了模拟和分级量化。这两份标准可以免费获取。 针对 EMS（电子制造服务）行业，ESDA 发布了 ANSI/ESD S20.20 标准，对制造过程中静电敏感元器件的包装、运输、取放、储存做了规范，同时提出了体系审核、日常检查、维护的标准。这些标准需要付费，相关的审核资质学习也需要收费。 半导体工艺不断精细化。今天的半导体器件，抗ESD能力只有10年前的20%。台积电的 3nm 即将投产，意味着介质厚度不断地减少。在可以预见的未来，ESD 将越来越成为集成电路芯片的隐形杀手，不可小视。 好消息是，电子元器件安全地装配在 PCB（印制板）上之后，将形成系统级 ESD 防护能力（System Level ESD Protection）。关于如何设计、测试系统级 ESD 防护能力的话题，已经发展成为一个热门的跨学科领域——SEED（System Efficient ESD Design）。 Ref: 庄奕琪. 电子设计可靠性工程. 西安电子科技大学出版社，2014