标签: 分运

高增益CMOS全差分运放的研究和设计,高增益CMOS全差分运放的研究和设计[1]……

最完整的全差分运算放大器设计《通信系统混合信号VLSI设计》课程设计报告2003年12月31日作者:唐长文,菅洪彦全差分运算放大器设计唐长文(011021361)，菅洪彦(021021061)zwtang@fudan.edu.cn,hyjian@fudan.edu.cn复旦大学专用集成电路与系统国家重点实验室一、设计指标在上华0.6umCMOS2P2M工艺上设计一个全差分运算放大器，设计指标如下：直流增益:>80dB单位增益带宽:>50MHz负载电容:=5pF相位裕量:>60°增益裕量:>12dB差分压摆率:>200Vs共模电平共模负反馈单位增益带宽等效输入噪声输入失调电压差分输出摆幅二、运放结构选择:::::2.5V(VDD=5V)>10MHz20nV±4VHzVb1M11M13M12Vin+M1M2Vin-Vo+Vo-M3Vb2M4CLCCRCRCCCCLM5Vb3M6M9M7VcmfbM8M10图1共源共栅两级运算放大器1《通信系统混合信号VLSI设计》课程设计报告2003年12月31日作者:唐长文,菅洪彦运算放大器的的结构主要有三种:(a)简单两级运放，two-stage；(b)折叠共源共栅，folded-cascode;(c)共源共栅，telescopic。该运算放大器的设计指标要求差分输出摆幅为±4V，即输出端的所有NMOS管的VDSAT,N之和小于0.5V，输出端的所有PMOS管的VDSAT,P之和也必须小于0.5V。对于……