标签: 强烈

非常好的智能车入门教材强烈推荐先看下

VerilogHDL是世界上最流行的两种硬件描述语言之一，以文本形式来描述数字系统硬件的结构和行为，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。周立功的verilog教程指南精华，很不错的资料，讲的很详细。周立功，男，1964年3月出生，毕业于东华大学自动化及计算机系，高级工程师，中国单片机协会理事，中国海洋大学讲座教授，硕士生导师，主要研究方向为嵌入式系统与现场总线，目前正在从事80C51、ARM与NiosII等软核SoC的研究与开发。本教程是为帮助初学者快速学习和掌握Verilog语言而特别录制的，以夏宇闻教授的《Verilog数字系统设计教程》为教材，共7集。主要介绍了VerilogHDL基本语法，如：常用Verilogy语法：模块的结构、数据类型、运算符与表达式、赋值语句和块语句、条件语句、循环语句、生成语句、结构说明、任务和函数说明语句、常用的系统任务、调试用的系统任务、常用编译预处理语句等，由广州周立功单片机科技有限公司录制。【强烈推荐】视频教程|VerilogHDL的基本知识（周立功版）第三集&第四集

VerilogHDL是世界上最流行的两种硬件描述语言之一，以文本形式来描述数字系统硬件的结构和行为，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。周立功的verilog教程指南精华，很不错的资料，讲的很详细。周立功，男，1964年3月出生，毕业于东华大学自动化及计算机系，高级工程师，中国单片机协会理事，中国海洋大学讲座教授，硕士生导师，主要研究方向为嵌入式系统与现场总线，目前正在从事80C51、ARM与NiosII等软核SoC的研究与开发。本教程是为帮助初学者快速学习和掌握Verilog语言而特别录制的，以夏宇闻教授的《Verilog数字系统设计教程》为教材，共7集。主要介绍了VerilogHDL基本语法，如：常用Verilogy语法：模块的结构、数据类型、运算符与表达式、赋值语句和块语句、条件语句、循环语句、生成语句、结构说明、任务和函数说明语句、常用的系统任务、调试用的系统任务、常用编译预处理语句等，由广州周立功单片机科技有限公司录制。【强烈推荐】视频教程|VerilogHDL的基本知识（周立功版）第五集

【强烈推荐】视频教程|VerilogHDL的基本知识（周立功版）第六集VerilogHDL是世界上最流行的两种硬件描述语言之一，以文本形式来描述数字系统硬件的结构和行为，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。周立功的verilog教程指南精华，很不错的资料，讲的很详细。周立功，男，1964年3月出生，毕业于东华大学自动化及计算机系，高级工程师，中国单片机协会理事，中国海洋大学讲座教授，硕士生导师，主要研究方向为嵌入式系统与现场总线，目前正在从事80C51、ARM与NiosII等软核SoC的研究与开发。本教程是为帮助初学者快速学习和掌握Verilog语言而特别录制的，以夏宇闻教授的《Verilog数字系统设计教程》为教材，共7集。主要介绍了VerilogHDL基本语法，如：常用Verilogy语法：模块的结构、数据类型、运算符与表达式、赋值语句和块语句、条件语句、循环语句、生成语句、结构说明、任务和函数说明语句、常用的系统任务、调试用的系统任务、常用编译预处理语句等，由广州周立功单片机科技有限公司录制。

【系列推荐】【强烈推荐】视频教程|VerilogHDL的基本知识（周立功版）第七集VerilogHDL是世界上最流行的两种硬件描述语言之一，以文本形式来描述数字系统硬件的结构和行为，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。周立功的verilog教程指南精华，很不错的资料，讲的很详细。周立功，男，1964年3月出生，毕业于东华大学自动化及计算机系，高级工程师，中国单片机协会理事，中国海洋大学讲座教授，硕士生导师，主要研究方向为嵌入式系统与现场总线，目前正在从事80C51、ARM与NiosII等软核SoC的研究与开发。本教程是为帮助初学者快速学习和掌握Verilog语言而特别录制的，以夏宇闻教授的《Verilog数字系统设计教程》为教材，共7集。主要介绍了VerilogHDL基本语法，如：常用Verilogy语法：模块的结构、数据类型、运算符与表达式、赋值语句和块语句、条件语句、循环语句、生成语句、结构说明、任务和函数说明语句、常用的系统任务、调试用的系统任务、常用编译预处理语句等，由广州周立功单片机科技有限公司录制。

【强烈推荐】VerilogHDL的基本知识--周立功Actel产品线.pdf周立功VerilogHDL黄金参考指南VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。 VerilogHDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。  VerilogHDL语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，VerilogHDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。  VerilogHDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用Verilog仿真器进行验证。语言从C编程语言中继承了多种操作符和结构。VerilogHDL提供了扩展的建模能力，其中许多扩展最初很难理解。但是，VerilogHDL语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然，完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述。

介绍esd的书,一本由浅入深，图文并茂介绍esd的书，强烈推荐！[1]……