标签: 试试

华南理工大学电力系统复试笔试试题（回忆版）.pdf

如何优化高度集成基站电源管理，试试这个解决方案？

FPGA工程师面试试题集锦FPGA工程师面试试题集锦1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。4、什么是Setup和Holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setuptime和holdtime的定义和在时钟信号延迟时的变化。（未知）7、解释setup和holdtimeviolation，画图说明，并说明解决办法。（威盛VIA2003.11.06上海笔试试题）Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果holdtime不够，数据同样不能被打入触发器。建立时间(SetupTime)和保持时间（Holdtime）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastab……

测试位上岗考试试卷12测试位上岗考试试卷姓名：得分：一、不定项选择题：（每题15分，共30分）1、如果没有特殊的工艺要求，第一次测试的坏机要求（）确认。A、同一通道测试第二次B、不同通道测试第二次C、不同通道测试多次D、只测一次2、每班工作之前，测试员工需要确认（）。A、夹具的机型与生产机型是否一致B、射频线是否拧到位，射频头是否完好C、电脑屏幕显示的机型与生产机型是否一致D、技术员是否做过金机校准系统二、简答题：（共45分，每题15分）1、测试系统机柜有哪些维护及保养事项？2、当测试位出现异常情况时应当如何反应？一般都有哪些异常现象？3、测试报表的记录都有什么内容需要填写？报表的记录有什么要求和注意事项？三、问答题：（共25分）作为一名测试员工，在工作中应该如何做好自己的本职工作？……