通过对高级验证能力和行业标准提供全面广泛的支持,Questa采用了开放的源程序和基于标准的开放验证方法 (OVM)。OVM 是采用有效方法构建验证组件和测试设计的基类库、实用程序和应用程序。更多信息,请访问 www.ovmworld.com。 通过 Questa 提供的单核心、多语言环境,OVM 测试设计可连接至使用 Verilog、VHDL、SystemVerilog、SystemC 或任何上述语言共同编写的设计。这种灵活性使得所有的System Verilog 验证环境(例如 OVM)可与任何设计共同使用。 采用带有Questa的OVM能够消除了系统设计者、结构设计者、RTL 设计者和验证工程师之间的分歧。将绝大多数验证环境保留在事务层(TL),同时为 TL 至 RTL 和门级的转换提供抽象适配器(aka 驱动器),带有Questa的OVM促进了从系统设计到门级验证的设计和验证流程。 |
OVM 利用序列生成强大的受限随机仿真,同时利用工厂(factory)对验证进行简单、灵活的配置。工厂创建了所有验证目标,例如序列和抽象。Questa 将OVM 验证组件认定为整体仿真层次中的一部分,并支持事务的记录和查看以协助位于TL层面的故障排除
文章评论(0条评论)
登录后参与讨论