原创 0.8μm PDSOI CMOS器件和环振电路研究

１ 引言

ＳＯＩ技术是公认的２１世纪的主流半导体技术之一，并且极有可能替代体硅成为ＣＭＯＳ工艺的首选。总体来说，相对于体硅器件而言，基于ＳＯＩ技术
的器件，由于衬底和顶层硅膜间埋氧层（ＢＯＸ）的存在，减小了结电容和漏电流，提高了器件开关速度，降低了功耗，实现了高速、低功耗运行［１］，并且具有更强的抗辐照性能［２-４］，非常适合于空间应用等领域。

ＳＯＩ根据顶层硅膜的厚度被分为部分耗尽ＳＯＩ（ＰＤＳＯＩ）和全耗尽ＳＯＩ（ＦＤＳＯＩ）。由于全耗尽ＳＯＩ器件具有不易控制阈值电压等技术难点，而部分耗尽ＳＯＩ易于控制阈值电压，因此部分耗尽ＳＯＩ在工业界得到了广泛的应用。虽然部分耗尽ＳＯＩ器件中存在浮体效应和单管闩锁效应，这可以通过增加体接触加以解决［５］。本文对０.８μｍＰＤＳＯＩ（部分耗尽绝缘体上硅）ＣＭＯＳ器件和电路进行了研究，开发出成套的０.８μｍＰＤＳＯＩＣＭＯＳ工艺，经过工艺投片，获得了性能良好的器件和电路。基于此工艺，我们研制成功了抗辐照大规模存储器和单片机电路，满足了星用电路的要求。

２ 工艺制备

采用上海新傲公司直径１５０ ｍｍ ＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎｂｙｉｍｐｌａｎｔｅｄｏｘｙｇｅｎ）晶圆，初始晶圆参数如下：ｐ型衬底，（１００）晶向，电阻率１５～２５Ω·ｃｍ，初始顶层硅膜厚度５００ｎｍ，ＢＯＸ（ｂｕｒｉｅｄｏｘｉｄｅ）厚度３７５ｎｍ。器件制备工艺如下：首先生长并剥离２００ｎｍ厚的牺牲氧化层，随后进行Ｎ场注入和Ｐ场注入，防止器件边缘漏电。采用ＬＯＣＯＳ（ｌｏｃａｌｏｘｉｄａｔｉｏｎｏｆｓｉｌｉｃｏｎ）隔离技术，对器件进行电学隔离。对ＮＭＯＳ器件进行两次沟道注入，调节器件阈值电压并且防止器件背栅沟道漏电。热生长１８ｎｍ栅氧，淀积多晶硅，光刻并刻蚀多晶硅栅，形成０.８μｍ栅长。ＬＤＤ注入之后采用Ｓｐａｃｅｒ形成工艺，接着进行源漏大剂量杂质注入。为了激活注入的杂质和修复损伤，对晶圆进行了快速热处理。然后溅射Ｔｉ，两步热退火生成ＴｉＳｉ２硅化物，并对器件进行金属化和钝化处理。图１示出了浮体ＳＯＩ器件和Ｈ型栅体引出ＳＯＩ器件版图示意图。

３ 测试与分析

采用上述工艺流程，成功研制了０.８μｍＰＤＳＯＩ ＣＭＯＳ器件和电路。使用吉时利公司的４２００ＳＣＳ对器件的电学参数进行了测量。测量时，以ＩＤＳ＝Ｗ／Ｌ×０.１μＡ所对应的栅电位定义为阈值电压，以关态时ＩＤＳ＝Ｗ／Ｌ×１μＡ所对应的漏电位定义为关态击穿电压。ＤＩＢＬ（ｄｒａｉｎｉｎｄｕｃｅｄｂａｒｒｉｅｒｌｏｗｅｒｉｎｇ）是器件性能的重要参数，本实验定义ＤＩＢＬ＝［ＶＴ（ＶＤＳ＝０.１Ｖ）－ＶＴ（ＶＤＳ＝３Ｖ）］／２.９Ｖ。图２是栅长０.８μｍ的浮体ＳＯＩＣＭＯＳ器件和Ｈ型栅体引出ＳＯＩＣＭＯＳ 器件转移特性曲线。可以看到浮体ＳＯＩ器件由于存在边缘沟道，导致器件出现边缘漏电，使得亚阈值漏电较之Ｈ型栅体引出器件严重。ＶＤＳ＝０.１Ｖ和３Ｖ两种情况下，浮体ＳＯＩＰＭＯＳ和Ｈ型栅体引出ＳＯＩ ＰＭＯＳ亚阈值斜率基本相同，而相比于Ｈ型栅体引出ＳＯＩＮＭＯＳ，浮体ＳＯＩＮＭＯＳ亚阈值斜率变化很大。

图３是栅长０.８μｍ的浮体ＳＯＩＮＭＯＳ器件和Ｈ型栅体引出ＳＯＩＮＭＯＳ器件输出特性曲线。可以看出，得到的ＳＯＩ器件饱和特性良好，在浮体ＳＯＩ ＮＭＯＳ输出特性曲线中出现了Ｋｉｎｋ现象。这是由于部分耗尽ＳＯＩ浮体ＮＭＯＳ器件存在着电学浮空的中性体区，由于这个区域电势较低，电离碰撞所产生的空穴会聚集在这个区域，导致阈值电压降低，驱动电流增大［６］。浮体效应可以提高ＳＯＩ电路的工作速度，但同时也会导致电路可靠性和稳定性等方面的问题。采用Ｈ型栅体引出结构通过对体区增加体接触，把多余的电荷引出去，从而提高电路的可靠性和稳定性，避免了输出特性曲线中的Ｋｉｎｋ现象［７］。当然，这是以芯片的面积和工作速度为代价的。

图４是栅长０.８μｍ的浮体ＳＯＩＣＭＯＳ器件和Ｈ型栅体引出ＳＯＩＣＭＯＳ器件输出电导特性曲线。可见当漏端电压高于５Ｖ时，无论是浮体ＳＯＩＮＭＯＳ器件还是Ｈ型栅体引出ＳＯＩＮＭＯＳ器件输出电导均有明显的变化，这将导致输出电阻的减小，损坏器件的模拟性能。Ｈ型栅体引出ＳＯＩＮＭＯＳ器件相比于浮体ＳＯＩＮＭＯＳ器件，有所减小并延缓了输出电导的峰值，因此更适合于模拟电路方面的应用。

图５给出了栅长０.８μｍ的浮体ＳＯＩＣＭＯＳ器件和Ｈ型栅体引出ＳＯＩＣＭＯＳ器件关态击穿特性曲线。Ｈ型栅体引出ＳＯＩＣＭＯＳ器件具有优秀的关态击穿电压。浮体ＳＯＩＮＭＯＳ关态击穿电压较低，只有４.２Ｖ，而浮体ＳＯＩＰＭＯＳ关态击穿特性比较软，击穿时特性曲线并不陡直。这说明Ｈ型栅体引出ＳＯＩ ＣＭＯＳ器件较之浮体ＳＯＩＣＭＯＳ器件更加稳定可靠。

表１给出了栅长０.８μｍ的浮体ＳＯＩＣＭＯＳ器件和Ｈ型栅体引出ＳＯＩＣＭＯＳ器件物理参数和电学参数。

在０.８μｍＳＯＩＣＭＯＳ环形振荡器电路中，为了使电路充分振荡，我们设计了１０１级的环振。采用ＴＤＳ２２０示波器对环振进行了测试和分析。图６给出了在５Ｖ工作电压下环形振荡器的波形图，根据计算，基于浮体ＳＯＩＣＭＯＳ技术的环振单级延时为４９.５ｐｓ；基于Ｈ型栅体引出ＳＯＩＣＭＯＳ技术环振单级延时为１５８ｐｓ。Ｈ型栅体引出ＳＯＩＣＭＯＳ技术增
加了栅输入电容，因此电路速度相应降低。图７为１０１级ＳＯＩＣＭＯＳ环振单级延迟时间与工作电压的关系图。

４ 结语

对０.８μｍ部分耗尽ＳＯＩＣＭＯＳ器件和环振电路进行了研究，开发出成套的０.８μｍ部分耗尽ＳＯＩ ＣＭＯＳ工艺。经过工艺投片，获得了性能良好的器件和环振电路。对ＰＤＳＯＩＣＭＯＳ器件的特性，如浮体效应、背栅特性、反常亚阈值斜率、击穿特性和输出电导变化等进行了讨论，其中，当工作电压为５Ｖ时，基于浮体ＳＯＩＣＭＯＳ技术的０.８μｍ１０１级环振单
级延时为４９.５ｐｓ；基于Ｈ型栅体引出ＳＯＩＣＭＯＳ技术的０.８μｍ１０１级环振单级延时为１５８ｐｓ。