原创 晶圆级芯片尺寸封装技术

2 工艺技术

再分布技术工艺与薄膜多层工艺过程有关。图1示出了WL-CSP再分布和凸点形成技术的简易工艺流程。

再分布的第一个工艺步骤就是在晶圆上薄膜介质层的淀积，以便增强芯片的钝化作用。无机钝化层中的引线孔，会在重新布线金属化过程中形成短路。在所有的薄膜应用中最好采用聚合物，是由于其非常低的介电常数和最小的损耗角正切值。重新布线金属化下方的聚合物层，也起着凸点形成和装配工艺的应力缓冲层的作用。通常选择的聚合物涂敷，应能提供封装工艺的高性能。

与干蚀刻材料相比，采用光敏聚合物，要求更少的工艺处理步骤，因此节省成本。表1概述了用于薄膜应用的3种不同的光聚合物。BCB(双苯环丁烯)是唯一的融合优越电特性、高温稳定性及适度固化温度的及甚低摄水量的薄膜聚合物。高于270℃，全固化过程在几分钟内完成，而在大约250℃时，需要1 h的时间。光BCB(双苯环丁烯)是通过旋转式涂敷进行淀积的。

重新布线金属化的低电阻率通过电镀铜来得到。把薄的Ti：W层(200 nm)和Cu(300 nm)均匀地溅射到整个晶圆片上。Ti：W层起着铝焊盘的扩散阻挡层的作用，在背部溅射淀积前用氩气清洗掉。溅射Cu层用作电镀基体。利用旋转式涂敷应用有效的光刻胶，形成电镀掩膜。在电镀期间，溅射的薄铜层起着电极作用。在光掩膜内部电镀5 um的铜。10μm线宽和10μm间距的线是在工艺技术规范的范围之内。金属淀积之后，除去光刻胶，并采用湿蚀刻和干蚀刻的融合除去电镀基体。把重新布线金属化用焊料掩模(光BCB)覆盖。把电镀镍(5 μm)金(<100 nm)用作凸点下金属化(UBM)。图2示出了具有UBM再分布晶圆片的照片。

焊料球(低共晶或高熔化PbSn)通过模极印刷直接淀积于再分布晶圆片上。在对流炉中回流焊膏，采用溶剂除去焊剂残余物。根据焊球间距，焊球直径平均值在180～270μm。用标准的晶圆片锯划片，完成WL-CSP装配。图3～5示出了SEM和最终的WL-CSP断面图凸点式再分布芯片(光-BCB/Cu/)光BCB/Ni/Au/PbSn)。

可组装与标准表面贴装器件(SMT)有关的WL-CSP。装配过程的工艺流程如图6所示。

电体系装配的第一步就是把焊料印刷到SMD的PCB上。使用自动拣拾机，把助熔WL-CSP和SMD置于基板上位置。在对流炉中叫流或在红外加热炉中回流完成组装工艺。组装的WL-CSP断面图如图7和图8所示。

3 可靠性

薄膜再分布的可靠性与薄膜MCM-D基板一样高。完成2层Cu光BCB-Cu的热循环(一65℃／+155 ℃，10 min停留，20 min上升时间)。通过2 000个循环，在通路的电阻率方面无任何退化现象。在湿度85％和85℃状况卜，同样的测试结构也通过1 000 h。

通过不同的WL-CSP方法的可靠性对比研究，应把CSP安装于FR4极上(图9所示)。在不同的技术工艺中，安装的WL-CSP具有极高的可靠性。在板级不使用下填充物的状况，通过700个循环(空气到空气，一40℃/+125℃)。在85℃/85％湿度状况经1 000 h之后，也没有检查出失效现象。另一研究中，下填充式WL-CSP(芯片尺寸1 cm×1 cm)通过l 200个循环，空气到空气40℃/+1 25℃。

用于起搏器的微电了模块的可靠性进行板级评定，结果如表2所示。

样品尺寸为80片，通过目检、电测量、X线和C-SAM检测完成分析。成功地验证了刚柔性PWB上WL-CSP的高可靠性状况。

如果不使用下填充物，那么基于再分布的WL-CSP的板级可靠性受给定的芯片尺寸、I/O数和到节点距离的限制。为了提高可靠性，要有正在研制的应力缓冲器层和双焊料球，以便避免使用较大芯片的下填充物。此WL-CSP的技术结构为具有高铅焊料球阵列的焊盘再分布芯片。在又一个低共晶焊料球模板印刷到埋置焊球阵列项部之前，把应力缓冲器层埋置于高铅焊料球。由于第二个焊球阵列在第一个焊球阵列的顶部，那么基本点就是在再分布层上淀积额外的聚合物层，以便补偿芯片和板的热不匹配，并增大芯片和板之间支座的高度。图10示出了双焊球WL-CSP的断面图。

把测试芯片(1 cm×1 cm)再分布为14到14焊球阵列，组装到FR-4板上的基于双焊球理念的WL-CSP通过1 000个循环。[(空气到空气)从一55℃/+125℃]。

4 结束语

WL-CSP技术通过降低总成本，加之复杂的产品设计，在短期内提供电子体系先进的元器件工程技术。

WL-CSP技术是别的低成本单芯片封装的真正替代品。只有标准的设备是必需的，WL-CSP是完全适合SMT工艺的。因此，WL-CSP不是通向FC-DCA的中间方法，而是采用面积阵列焊球，对倒装片技术的改进。

为了克服较大芯片的可靠性问题，正在研发应力缓冲器层的技术问题。板级可靠性试验结果是极具发展前途的。