电子大赛的时候在网上搜集了很多的资料,现在拿出来与大家一起分享,cyclone系列中含有内部的pll以及分频器等等。比赛的时候用到了ad7821这个模块,由于采样时钟在不同的频率下的clk是不同的,因此需要单独提供一个可变的时钟,最直接的想法就是fpga内部提供一个可变分频器。于是有了下面的这些论文:
一种新型分频器的设计实现.pdf
基于CPLD的任意整数半整数分频器设计.pdf
发布
用户166624 2008-10-10 16:17