原创 PCB工艺设计规范

PCB工艺设计规范
1. 目的
规范产品的PCB工艺设计，规定PCB工艺设计的相关参数，使得PCB的设计满足可生产性、可测试性、安规、EMC、EMI等的技术规范要求，在产品设计过程中构建产品的工艺、技术、质量、成本优势。

2. 适用范围
本规范适用于所有产品的PCB工艺设计，运用于但不限于PCB的设计、PCB投板工艺审查、单板工艺审查等活动。
本规范之前的相关标准、规范的内容如与本规范的规定相抵触的，以本规范为准。

3. 定义
导通孔（via）：一种用于内层连接的金属化孔，但其中并不用于插入元件引线或其它增强材料。
盲孔（Blind via）：从印制板内仅延展到一个表层的导通孔。
埋孔（Buried via）：未延伸到印制板表面的一种导通孔。
过孔（Through via）：从印制板的一个表层延展到另一个表层的导通孔。
元件孔（Component hole）：用于元件端子固定于印制板及导电图形电气联接的孔。
Stand off：表面贴器件的本体底部到引脚底部的垂直距离。

4. 引用/参考标准或资料
TS—S0902010001 <<信息技术设备PCB安规设计规范>>
TS—SOE0199001 <<电子设备的强迫风冷热设计规范>>
TS—SOE0199002 <<电子设备的自然冷却热设计规范>>
IEC60194 <<印制板设计、制造与组装术语与定义>> （Printed Circuit Board design manufacture and assembly-terms and definitions）
IPC—A—<?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />600F <<印制板的验收条件>> （Acceptably of printed board）

5. 规范内容
5.1 PCB板材要求
5.1.1确定PCB使用板材以及TG值
 确定PCB所选用的板材，例如FR—4、铝基板、陶瓷基板、纸芯板等，若选用高TG值的板材，应在文件中注明厚度公差。
5.1.2确定PCB的表面处理镀层
 确定PCB铜箔的表面处理镀层，例如镀锡、镀镍金或OSP等，并在文件中注明。
5.2 热设计要求
5.2.1 高热器件应考虑放于出风口或利于对流的位置
5.2.2 较高的元件应考虑放于出风口，且不阻挡风路
5.2.3 散热器的放置应考虑利于对流
5.2.4 温度敏感器械件应考虑远离热源
对于自身温升高于30℃的热源，一般要求：
a． 在风冷条件下，电解电容等温度敏感器件离热源距离要求大于或等于2.5mm；
b． 自然冷条件下，电解电容等温度敏感器件离热源距离要求大于或等于4.0mm。
若因为空间的原因不能达到要求距离，则应通过温度测试保证温度敏感器件的温升在降额范围内。
5.2.5 大面积铜箔要求用隔热带与焊盘相连
为了保证透锡良好，在大面积铜箔上的元件的焊盘要求用隔热带与焊盘相连，对于需过5A以上大电流的焊盘不能采用隔热焊盘
5.2.6 过回流焊的0805以及0805以下片式元件两端焊盘的散热对称性
为了避免器件过回流焊后出现偏位、立碑现象，地回流焊的0805以及0805以下片式元件两端焊盘应保证散热对称性，焊盘与印制导线的连接部宽度不应大于0.3mm（对于不对称焊盘），如图1所示。
5.2.7 高热器件的安装方式及是否考虑带散热器
确定高热器件的安装方式易于操作和焊接，原则上当元器件的发热密度超过0.4W/cm3，单靠元器件的引线腿及元器件本身不足充分散热，应采用散热网、汇流条等措施来提高过电流能力，汇流条的支脚应采用多点连接，尽可能采用铆接后过波峰焊或直接过波峰焊接，以利于装配、焊接；对于较长的汇流条的使用，应考虑过波峰时受热汇流条与PCB热膨胀系数不匹配造成的PCB变形。
为了保证搪锡易于操作，锡道宽度应不大于等于2.0mm，锡道边缘间距大于1.5mm。
5.3 器件库选型要求
5.3.1 已有PCB元件封装库的选用应确认无误
PCB上已有元件库器件的选用应保证封装与元器件实物外形轮廓、引脚间距、通孔直径等相符合。
插装器件管脚应与通孔公差配合良好（通孔直径大于管脚直径8—20mil），考虑公差可适当增加，确保透锡良好。
元件的孔径形成序列化，40mil以上按5 mil递加，即40 mil、45 mil、50 mil、55 mil……；40 mil以下按4 mil递减，即36 mil、32 mil、28 mil、24 mil、20 mil、16 mil、12 mil、8 mil.
器件引脚直径与PCB焊盘孔径的对应关系，以及二次电源插针焊脚与通孔回流焊的焊盘孔径对应关系如表1：
器件引脚直径（D） PCB焊盘孔径/插针通孔回流焊焊盘孔径
D≦1.0mm D+0.3mm/+0.15mm
1.0mm
D>2.0mm D+0.5mm/0.2mm
 表1
建立元件封装库存时应将孔径的单位换算为英制（mil），并使孔径满足序列化要求。
5.3.2 新器件的PCB元件封装库存应确定无误
PCB上尚无件封装库的器件，应根据器件资料建立打捞的元件封装库，并保证丝印库存与实物相符合，特别是新建立的电磁元件、自制结构件等的元件库存是否与元件的资料（承认书、图纸）相符合。新器件应建立能够满足不同工艺（回流焊、波峰焊、通孔回流焊）要求的元件库。
5.3.3 需过波峰焊的SMT器件要求使用表面贴波峰焊盘库
5.3.4 轴向器件和跳线的引脚间距的种类应尽量少，以减少器件的成型和安装工具。
5.3.5 不同PIN间距的兼容器件要有单独的焊盘孔，特别是封装兼容的继电器的各兼容焊盘之间要连线。
5.3.6 锰铜丝等作为测量用的跳线的焊盘要做成非金属化，若是金属化焊盘，那么焊接后，焊盘内的那段电阻将被短路，电阻的有效长度将变小而且不一致，从而导致测试结果不准确。
5.3.7 不能用表贴器件作为手工焊的调测器件，表贴器件在手工焊接时容易受热冲击损坏。
5.3.8 除非实验验证没有问题，否则不能选用和PCB热膨胀系数差别太大的无引脚表贴器件，这容易引起焊盘拉脱现象。
5.3.9 除非实验验证没有问题，否则不能选非表贴器件作为表贴器件使用。因为这样可能需要手焊接，效率和可靠性都会很低。
5.3.10 多层PCB侧面局部镀铜作为用于焊接的引脚时，必须保证每层均有铜箔相连，以增加镀铜的附着强度，同时要有实验验证没有问题，否则双面板不能采用侧面镀铜作为焊接引脚。
5.4 基本布局要求
5.4.1 PCBA加工工序合理
制成板的元件布局应保证制成板的加工工序合理，以便于提高制成板加工效率和直通率。PCB布局选用的加工流程应使加工效率最高。
常用PCBA的6种主流加工流程如表2：
5.4.2 波峰焊加工的制成板进板方向要求有丝印标明
波峰焊加工的制成板进板方向应在PCB上标明，并使进板方向合理，若PCB可以从两个方向进板，应采用双箭头的进板标识。（对于回流焊，可考虑采用工装夹具来确定其过回流焊的方向）。

信号回流及跨分割<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

前一段时间论坛里一些朋友问到信号回流的问题。这里把我对电源回流的理解跟大家分享一下^_^(其中介绍的一些处理方法在国内外很多高速PCB电路里都有应用的)
这里简单构造了一个“场景”，结合下图介绍一下地回流和电源回流以及一些跨分割问题。为方便作图，把层间距放大。

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />

IC1为信号输出端，IC2为信号输入端(为简化PCB模型，假定接收端内含下接电阻)第三层为地层。IC1和IC2的地均来自于第三层地层面。顶层右上角为一块电源平面，接到电源正极。C1和C2分别为IC1、IC2的退耦电容。图上所示的芯片的电源和地脚均为发、收信号端的供电电源和地。
在低频时，如果S1端输出高电平，整个电流回路是电源经导线接到VCC电源平面，然后经橙色路径进入IC1，然后从S1端出来，没第二层的导线经R1端进入IC2，然后进入GND层，经红色路径回到电源负极。
但在高频时，PCB所呈现的分布特性会对信号产生很大影响。我们常说的地回流就是高频信号中经常要遇到的一个问题。当S1到R1的信号线中有增大的电流时，外部的磁场变化很快，会使附近的导体感应出一个反向的电流。如果第三层的地平面是完整的地平面的话，那么会在地平面上会有一个蓝色虚线标示的电流；如果TOP层有一个完整的电源平面的话，也会在顶层有一个沿蓝色虚线的回流。此时信号回路有最小的电流回路，向外辐射的能量最小，耦合外部信号的能力也最小。(高频时的趋肤效应也是向外辐射能量最小，原理是一样的。)
由于高频信号电平和电流变化都很快，但是变化周期短，枰哪芰坎⒉皇呛艽螅孕酒呛屠胄酒罱耐笋畹缛萑〉绲摹５盋1足够大，而且反应又足够快(有很低的ESR值，通常用瓷片电容。瓷片电容的ESR远低于钽电容。)，位于顶层的橙色路径和位于GND层的红色路径可以看成是不存在的(存在一个和整板供电对应的电流，但不是与图示信号对应的电流)。

因此，按图中构造的环境，电流的整个通路是：由C1的正极->IC1的VCC->S1->L2信号线->R1->IC2的GND->过孔->GND层的黄色路径->过孔->电容负极。可以看到，电流的垂直方向有一个棕色的等效电流，中间会感应出磁场，同时，这个环面也能很容易的耦合到外来的干扰。如果和图中信号为一条时钟信号，并行有一组8bit的数据线，由同一芯片的同一电源供电，电流回流途径是相同的。如果数据线电平同时同向翻转的话，会使时钟上感应一个很大的反向电流，如果时钟线没有良好的匹配的话，这个串扰足以对时钟信号产生致命影响。这种串扰的强度不是和干扰源的高低电平的绝对值成正比，而是和干扰源的电流变化速率成正比，对于一个纯阻性的负载来说，串扰电流正比于dI/dt=dV/(T&shy;_10%-90%*R)。式中的dI/dt (电流变化速率)、dV(干扰源的摆幅)和R(干扰源负载)都是指干扰源的参数(如果是容性负载的话，dI/dt是与T&shy;_10%-90%的平方成反比的。)。从式中可以看出，低速的信号未必比高速信号的串扰小。也就是我们说的：1kHZ的信号未必是低速信号，要综合考虑沿的情况。对于沿很陡的信号，是包含很多谐波成分的，在各倍频点都有很大的振幅。因此，在选器件的时候也要注意一下，不要一味选开关速度快的芯片，不仅成本高，还会增加串扰以及EMC问题。
任何相邻的电源层或其它的平面，只要在信号两端有合适的电容提供一个到GND的低电抗通路，那么这个平面就可以作为这个信号的回流平面。在平常的应用中，收发对应的芯片IO电源往往是一致的，而且各自的电源与地之间一般都有0.01-0.1uF的退耦电容，而这些电容也恰恰在信号的两端，所以该电源平面的回流效果是仅次于地平面的。而借用其他的电源平面做回流的话，往往不会在信号两端有到地的低电抗通路。这样，在相邻平面感应出的电流就会寻找最近的电容回到地。如果这个“最近的电容”离始端或终端很远的话，这个回流也要经过“长途跋涉”才能形成一个完整的回流通路，而这个通路也是相邻信号的回流通路，这个相同的回流通路和共地干扰的效果是一样的，等效为信号之间的串扰。
对于一些无法避免的跨电源分割的情况，可以在跨分割的地方跨接电容或RC串联构成的高通滤波器(如10欧电阻串680p电容，具体的值要依自己的信号类型而定，即要提供高频回流通路，又要隔离相互平面间的低频串扰)。这样可能会涉及到在电源平面之间加电容的问题，似乎有点滑稽，但肯定是有效的。如果一些规范上不允许的话，可以在分割处两平面分别引电容到地。
对于借用其它平面做回流的情况，最好能在信号两端适当增加几个小电容到地，提供一个回流通路。但这种做法往往难以实现。因为终端附近的表层空间大多都给匹配电阻和芯片的退耦电容占据了。

1、我们常用的PCB介质是FR4材料的，相对空气的介电常数是4.2-4.7。这个介电常数是会随温度变化的，在0-70度的温度范围内，其最大变化范围可以达到20%。介电常数的变化会导致线路延时10%的变化，温度越高，延时越大。介电常数还会随信号频率变化，频率越高介电常数越小。100M以下可以用4.5计算板间电容以及延时。
2、一般的FR4材料的PCB板中内层信号的传输速度为180ps/inch(1inch=1000mil=2.54cm)。表层一般要视情况而定，一般介于140与170之间。
3、实际的电容可以简单等效为L、R、C串联，电容有一个谐振点，在高频时(超过这个谐振点)会呈现感性，电容的容值和工艺不同则这个谐振点不同，而且不同厂家生产的也会有很大差异。这个谐振点主要取决于等效串联电感。现在的比如一个100nF的贴片电容等效串联电感大概在0.5nH左右，ESR(等效串联电阻)值为0.1欧，那么在24M左右时滤波效果最好，对交流阻抗为0.1欧。而一个1nF的贴片电容等效电感也为0.5nH(不同容值差异不太大)，ESR为0.01欧，会在200M左右有最好的滤波效果。为达好较好的滤波效果，我们使用不同容值的电容搭配组合。但是，由于等效串联电感与电容的作用，会在24M与200M之间有一个谐振点，在这个谐振点上有最大阻抗，比单个电容的阻抗还要大。这是我们不希望得到的结果。为减轻这个影响，可以酌情使用ESR大些的电容。ESR相当于谐振网络里的串阻，可以降低Q值，从而使频率特性平坦一些。(从上面的参数看，1nF的电容Q值是100nF电容Q值的10倍。由于手头没有来自厂商的具体等效串感和ESR的值，所以上面例子的参数是根据以往看到的资料推测的。但是偏差应该不会太大。以往多处看到的资料都是1nF和100nF的瓷片电容的谐振频率分别为10M和100M，考虑贴片电容的L要小得多，而又没有找到可靠的值，为讲着方便就按0.5nH计算。