原创 牛人观点:哪些人适合做FPGA开发?--ZT

2010-6-5 14:54 6185 6 22 分类: FPGA/CPLD

http://xilinx.eetrend.com/blog/561


FPGA目前非常火,各个高校也开了FPGA的课程,但是FPGA并不是每个人都适合,FPGA讲究的是一个入道,入什么道,入电子设计的道,就是说,这个过程,你得从电子设计开始,然后再学FPGA,而不是先从VHDL开始,直接跳过数电模电.这一点非常重要,这涉及到你以后的发展高度的问题.我是过来人,我深刻体会到FPGA与数电模电的基础的深层次联系.对于本科生而言,你可以把FPGA当作业余兴趣,但不要把它当成今后的饭碗,你可以保持这个兴趣直到研究生读完.从我招聘的情况来看,做FPGA的至少要读过研究生。


做FPGA,一定要学,一定要有兴趣,至少要学3年才算可以掌握这门技术,为什么这么说呢,我每天与FPGA打交道,xilinx官方网站的基本上每个英文资料我都看了一下,我看了整整两年的文档,才在这个行业有话语权,而我每天要研究14个小时的FPGA,差不多是一般人的两倍.现在我可以说我掌握了FPGA,可以用来做任何事情,CPU,交换机,等等这都不算什么.重要的是,我可以用相同的价钱把一个系统的性能做到大多数现状的10倍以上.或者说,某个东西,我看了一下,可以用10分之一的成本把这个系统做下来.我现在苦恼的是,不知道要做什么.我设计的千兆交换机,用FPGA做的成本,比用通用的ASIC还低.随着研究的深入,看着一行行代码就能想象出用什么逻辑电路设计,哪里是组合逻辑,哪里是触发器,VHDL语言,设计的就是逻辑门,越是深入研究这些东西,越是觉得与电路关系深刻,之后设计的代码越像是用74系列搭起来的.这种时候,FPGA的性能将发挥到极致.在spartan-3中,可以把逻辑运行到200MHz以上去,在virtex-5中,跑600MHz是没任何问题的,编译系统报告的速度在-1的速度下有800多MHz.
编写好的代码实际上是对电路的理解,我自始至终强调,做好电子设计才能做好FPGA,有了硬件基础,做好FPGA的话,你的收入可能会成指数增长.
FPGA是电工的高级工具,掌握了它,你可以认为掌握了整个电子世界.

PARTNER CONTENT

文章评论16条评论)

登录后参与讨论

xuchenglong1992_538604882 2015-3-10 08:51

那是不是要为了它读个研去了

用户377235 2015-3-9 16:58

哥,吹得有点过了,我做FPGA也9年了,你这样我觉得不好,我的邮箱是zxhyx_05271209@163.com,可以交流一下

forrest 2015-3-9 16:01

初生牛犊。

用户377235 2015-3-9 12:33

水分很大

用户376327 2015-3-9 10:51

挖个坟 感觉楼主说的有点过了,太打击刚开始学的人的自信,基础知识大二上基本就学完了, 我身边大部分专心做FPGA或ASIC设计的同学大四的时候是能在spartan3上设计200Mhz复杂逻辑的,毕竟想把时序做上去只需要找到关键路径并将组合逻辑用触发器断开就行了

zhyzhsgg_379291773 2015-3-9 10:45

说得好,FPGA就是用软件编电路。

fannifu_167533660 2015-3-9 09:39

我大专毕业,就不可以学FPGA了吗?

用户1824208 2015-3-9 09:19

牛!

用户377235 2015-3-9 09:02

本科生哭瞎了

用户1547305 2015-3-9 08:44

本科生飘过
相关推荐阅读
fuxiao123_401762695 2013-07-28 10:39
《TMS320F2833x DSP应用开发与实践》一书已上市,欢迎大家捧场
  《TMS320F2833x DSP应用开发与实践》一书已上市,欢迎大家捧场,谢谢! 亚马逊:http://www.amazon.cn/dp/B00DVGQ28Y/ref=cm_s...
fuxiao123_401762695 2012-01-11 19:50
我竟然是05年6月就注册了eetcn。。。
我竟然是05年6月就注册了eetcn。。。...
fuxiao123_401762695 2011-07-30 10:55
亚洲最大风电场辉腾格勒见闻
 真是一望无际的大草原啊  ...
fuxiao123_401762695 2011-03-17 21:39
赛灵思和Synopsys联手推出业界首部开发方法手册
专门针对SoC设计中的FPGA原型设计开发 手册收录了原型设计的最佳实践方案 2011 年 3 月10 日,中国北京——全球可编程逻辑解决方案领先厂商赛灵思公司(NASDAQ:XLNX))今日宣布...
fuxiao123_401762695 2011-03-04 16:11
system generator硬件协同仿真时序不收敛的简单解决办法
system generator硬件协同仿真时,一些很简单的电路也无法达到时序收敛,这个问题困扰了我很久。在读了《Verilog HDL高级数字设计》一段时间之后,突然明白,原来就败在模块的laten...
fuxiao123_401762695 2011-03-03 16:03
ISE13.1调用Modelsim10.0出现的一点小问题及解决过程
ISE13.1调用Modelsim10.0出现的一点小问题及解决过程软件环境:ISE13.1+System GeneratorMatlab2010bModelsim SE 10.0已编译Xilinx器...
EE直播间
更多
我要评论
16
6
关闭 站长推荐上一条 /3 下一条