原创 VMM，OVM and SystemVerilog

VMM和OVM都是基于SV的硬件验证的方法学，也是当今验证方法的两个趋势。

从本质上来讲，VMM和OVM的方法学是一致的，目的都是实现可重用性(reusable)以提高验证的效率。


VMM是由ARM和Synopsys提出的，OVM则是由Mentor和Candence共同提出的。因此使用Synopsys VCS进行仿真也就选择了VMM的验证方法，支持OVM的仿真工具自然就是Mentor和Candence的工具了。

使用OVM最大的好处就是完全open的，使用OVM将不受Mentor和Candence的任何限制；至于VMM，之前是收费的，现在网上有人说是免费的，但是我还没有找到官方的说明，不清楚现在的状况，知情的人麻烦透漏一下。

VMM和OVM都是基于SystemVerilog（SV）的验证方法，而SV相对于传统的HDL语言来说，其最大的好处就是引入了OOP（Object Oriented Programming），OOP的概念基本上是可以跟{封装(Encapsulation)+继承(Inheritance)+多态(Polymorphism)}相等同的，至于封装、继承和多态，如果学过C++的人自然会明白。引入了OOP之后，SV便可以在更高的抽象层次进行仿真和验证。

由于引入了OOP，基于SV的验证方法学也就自然而然的出来了，就像是如今有很多的C++库一样，SV也需要相应的库才能够实现其面向对象的高效性，开发人员只需要在SV的标准库上进行开发就可以了，这样就避免了重复的二次开发，提高了验证的效率和灵活性。

下面面两个图分别是VMM和OVM的方法学示意图，可以看出不论哪个M都是基于SV提供一套标准库供用户调用。因此所谓的使用VMM或者OVM的验证方法也就是使用其提供的标准库进行testbench的开发然后进行验证。

下面的附件是VMM的介绍，其实就是介绍如何利用Synopsys提供的库来做testbench。

https://static.assets-stash.eet-china.com/album/old-resources/2009/8/13/49967b0d-596a-47b4-8d2c-4fb863d968f9.rar