FET的动作原理 FET与电晶体一样都是属三端子半导体元件,虽然它的外形随着用途有各种形状,不过动作原理却完全相同。如图1所示FET依照内部结构可以分成2大类,分别是Gate Channel之间有二极管的FET,与Gate Channel之间呈绝缘状的FET。
图2是FET电路图常用符号,由图可知常用符号依照内部结构也分成2大类,分别是N型 Channel与P型 Channel;三个端子的名称分别Gate、Source、Drain,虽然FET的动作原理与电晶体不同,不过功能上Gate相当于电晶体的Base,Source相当于电晶体的Emitter,Drain相当于电晶体的Collector(图3)。
图1 FET的分类
图2 FET电路图常用符号
图3 FET的3根端子功能说明
图4是外部电压施加于Gate与Source之间时的Drain电流流动特性模拟分析电路图,为了将电压施加于至Drain与Source之间,因此本电路的信号源使用万用电压源VSRC,此外模拟分析用元件使用N Channel Type的MOSFET 2SK3377。
图5是Gate与Source之间的电压VGS( =V1)作-4V ~ +4V变化时,利用DC分析法观察Drain电流ID的变化所获得的结果,根据图5分析结果显示VGS比2.5V更高时,从外部朝FET方向流动的Drain电流会流动,由此可知FET可以利用VGS控制ID,这意味着电晶体是利用Base控制Collector电流,因此它属于电流控制元件;FET则是利用Gate与Source之间的电压控制Drain电流,因此属于电压控制元件。
图5的横轴为Gate与Source之间的电压VGS,纵轴为Drain电流ID,图中的座标曲线表示FET特性极为重要的顺向传达特性。
图4 N Channel MOSFET的Drain电流流动特性模拟分析电路
图5 图4的VGS - ID特性
图6是P Channel MOSFET 2SJ599构成的模拟分析用电路( V2 = -5V);图7是模拟分析获得的VGS - ID特性,根据图7的分析结果显示VGS若比-2.3V更低时,流出方向的Drain电流会流动,它与上述N Channel MOSFET一样可以用VGS控制ID。
图5若与图7比较时(亦即N型 Channel MOSFET与P型Channel MOSFET)可以发现两者最大差异,是Drain电流流动时的VGS极性与Drain电流的方向不同。
图6 P Channel FET的Drain电流流动特性
图7 图6的VGS - ID特性
图7是利用上述图4模拟分析电路的VGS( = V1)以0.01V的step从0~4V变化,Drain与Source之间的电压VGS( = V2 ),则以0.2V的step从0.2 ~ 5V变化,接着再用DC分析法观察VGS - ID特性获得的结果,根据图7的分析结果显示VGS具有峰值电压,如果VGS未大于2.5V以上时ID就无法流出,而且ID对VGS具有极大的依存性,此外根据座标曲线逐渐缓和现象可以发现VGS与ID、VDS三者,形成比电晶体特性更复杂的互动关系,不过它与电晶体特性一样,如果将动作条件作某种程度的限定,理论上可以简化VGS与ID的关系。
图8 图4的VGS - ID特性( VGS = 0.2~5V )
图9就是将VGS局限在3 ~ 4V狭窄范围内,VGS固定成5V时获得的ID模拟分析座标图,此时ID的曲线变化几乎呈直线状,这表示VGS与ID成正比例变化,而座标曲线的倾斜亦即比例定数,则称为顺向传达Admittance (或称为相互Conductancegm )。
此处以下式表示:
根据式(1)可知的单位是电压除以电流,因此它是Ω的逆数亦即S(Siemens)表示,此外对交流信号而言含有虚数成份,所以也可以用绝对值 || 表示。
以图9为例VGS作1V变化时ID则变化17A,依此计算相当于17S。
图9 图4的VGS - ID特性 ( VGS = 3 ~ 4V, ,DS = 5V )
图10是将VGS与ID的比例关系单纯化之后FET的顺向传达特性,由图可知VGS一旦超越临界(Threshold)电压Vth,ID便会单纯增加,此时的ID可以用下式表示:
图10 FET的VGS - ID特性单纯化结果
如图11所示模拟分析的构成要素分别如下: ‧电压计 电压计以串联方式设置在Gate与Source之间,它可以量测施加于Gate与Source之间的电压。 ‧软体 它可以随时读取电压计的量测值计算Vth,同时将倍的数值设定至可程式电流源内,至于Vth与则是制作FET时就已经决定的数值,它不会随着ID与VDS改变可视为一定值。 ‧可程式电流源 它接受Background动作的软件发佈的指令信号控制电流的流动。N型 Channel与P型 Channel主要差异是可程式电流源的连接方向,若与电晶体比较时FET使用电压计,电晶体则使用电流计,软件编写的计算方法也不相同。 由于FET的Gate内部为电压计,因此Gate并无电流流动,主要原因是电压计的内部阻抗非常高,所以电流几乎无法流动。 上述构成要素依照以下三个步骤反覆动作: <步骤1> 将电压VGS施加于Gate与Source之间,再用电压计量测VGS。 <步骤2> 利用Background动作的软件读取电压计的量测值,接着从量测值扣除Vth再乘上倍后的设定值设定于可程式电流源内。 <步骤3> 控制可程式电流源,使Drain电流 变成可以被软件设定的值,如此一来: ID = ( VGS - Vth ) 基本上以上动作适用于所有型式的FET,这意味着FET应用在任何领域也只能作上述动作。
图11 FET的动作特性说明模型
FET与电晶体一样有2种动作模式,分别是必需控制可程式电流源的线性模式,与不需控制可程式电流源的Switch模式。
图12是FET以线性模式动作的电路图例;图13是利用DC分析法量测V1 ( = VGS )在3 ~ 5V范围变化时的VGS - ID特性,根据分析结果显示ID几乎与VGS呈比例作直线变化,此时FET内部的可程式电流源充分发挥电流源功能,因此从外部观察Drain与Source之间时,可以看到定电流源正在动作,因此FET若应用在增幅电路时,通常是用该线性模式动作。
图12 FET以线性模式动作的电路
图13 图12的VGS - ID特性
图14是FET以Switch模式动作的电路图例,它与图12最大差异是R1的电阻值;图15是利用DC分析法量测V1 ( = VGS)在3~5V范围变化时的VGS - ID特性。
根据图15的分析结果显示,VGS在3.2V附近 成直线性变化,亦即此时变成线性模式,不过VGS一旦超过3.2V以上,ID几乎与VGS无关反而变成一定值,进入所谓的Switch模式。
变成Switch模式主要原因是电源与Drain之间的电阻R1,换句话说电源与电阻限制ID的最大值,此时从外部观察Drain与Source之间时,两端的阻抗(Impedance)变得非常低,它相当于机械开关的ON状态。
以图15为例,Drain与Source之间的阻抗若与 比较时明显偏低,因此可以发现Drain的电位VD已经成为 ,这也是一般Switching电源与马达驱动电路,通常将FET当作Switch模式使用的原因。
图14 FET以Switch模式动作的电路
图15 图14的VGS - ID与VGS - VD特性
接着要利用模拟分析探讨各类FET的动作特性差异。图16是N Channel接合型JFET(以下简称为JFET)顺向传达特性模拟分析电路图;图17是利用DC分析法量测V1 ( = VGS )在-3~0V范围变化时的VGS - ID特性。
若与图5的分析结果比较,FET种类除了造成不同之外,ID值本身也不尽相同,不过最大差异是Vth的极性,以图17的N Channel JFET为例,它的Vth -1.3V会变成负极性,由此可知FET会随着Vth的极性出现2种传达特性。
图16 N Channel JFET的特性
如图18所示在N Channel JFET Vth会变成负极性者称为Depletion特性;Vth会变成负极性者称为Enhancement特性,因此上述图1的Gate与Source之间设有二极体的FET(JFET、MESFET、HEMT),全部都属于Depletion特性。
至于Gate与Channel之间绝缘的MOSFET,则有Depletion特性的元件与Enhancement特性的元件两大类,不论哪种特性的元件,它的特性资料都会详细记载于技术资料内的座标图。实际上Switching电源与马达驱动电路用功率MOSFET,几乎都是Enhancement Type,虽然FET的种类繁多,不过基本动作却与FET完全相同,因此可以用Vth的差异作简易的分类。
图17 图16的VGS - ID特性
图18 FET可用Vth分成2种型式
FET的结构与电晶体非常类似,同样都是利用N型半导体与P型半导体组合制成,由于PN接合本身就是二极管(Diode),这意味着FET的内部具有二极管。
如图19所示JFET与MOSFET内部具有二极管,JFET的二极体设在Gate与Channel之间;MOSFET的二极管则设在Drain与Source之间,上述图2 FET电路图常用符号之中,黑色箭头就是表示FET内部二极管的设置位置。
以线性模式驱动FET或是以Switch模式使FET变成ON的场合,通常都会使二极管变成OFF状态。
图19 二极管的设置位置差异形成JFET与MOSFET两种FET
值得一提的是FET使用上的注意事项,图20是上述图16电路的VGS在-3 ~ +3V范围变化时的VGS - VD特性,由图可知VGS若超越+0.6 ~ +0.7V的话,Gate与Channel之间的二极管呈ON状态,电流会从Gate流向Channel,其结果反而使ID的变化达到极限,换句话说使用JFET时,必需在二极管不会变成ON的范围下,亦即N Channel JFET的VGS必需小于+0.6V ( VGS≤ +0.6V )前提下动作,P Channel JFET的 必需大于-0.6V ( VGS≥ -0.6V )前提下动作。
图20 图16的VGS - ID ( VGS = -3 ~ +3V )特性 |
文章评论(0条评论)
登录后参与讨论