原创 模块参数例化注意点

http://www.sunburst-design.com/papers/CummingsHDLCON2002_Parameters.pdf

看来一篇文章，注意点如下：

1.不要再用defparame 了，尽管他有好处，但是如果你不正常使用，比如hierarchy 调用，可能用错，其他用法，比如放在不同文件，对一个变量多次赋值等。。。不过自己使用感觉是，一般不会用错，一般用法是把例化参数放在例化模块上边几行，不会出错。 

anyway，既然有2001的增强用法，就积极接收使用吧。

2.define的用法。全局定义，一个很大用处在于全局tb定位时可以使用。所以，如果你定义重复了，可能功能没有问题，但是debug时可能会有麻烦。

但是我遇到一个问题，比如一个module内部，对于一些比较长的语句，需要多次使用，你又不想每次都敲进去，用define替换一把，好用。parameter我还不确定是否支持中间出现；等其他符号时是否可以识别。如果不能识别，貌似define是唯一办法。

因为不是所有的define和parameter都是用来定义SIZE WIDTH的。。。

某些情况下，也可能用到define的，但你一定注意别用错了。

用错了的麻烦，影响功能吗，应该不会，只不过重新定义了。但全局调测的本意没了。

3.其他的地方没有什么需要特别注意的，可以参考原文献。