因为要用CPLD对一个100MHz的信号分频，分1000份，所以难免要考虑CPLD器件的最高工作频率，从下表可以看到，要对高频分频，要采用XC9572，其他的期间的最高工作频率都是刚刚到100MHz。
Xilinx XC9500系列器件<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />
项 目 | XC95288 | |||||
寄存器/个 | 36 | 72 | 108 | 144 | 216 | 288 |
可用门数/个 | 800 | 2400 | 3200 | 6400 | ||
宏单元数/个 | 36 | 72 | 108 | 144 | 216 | 288 |
fPD/ns | 5 | 7.5 | 7.5 | 7.5 | 10 | 10 |
tSU/ns | 3.5 | 4.5 | 4.5 | 4.5 | 6.0 | 6.0 |
tCO/ns | 4.0 | 4.5 | 4.5 | 4.5 | 6.0 | 6.0 |
fCNT/MHz | 100 | 125 | 125 | 125 | 111.1 | 111.1 |
fSYSTEM/MHz | 100 | 83.3 | 83.3 | 83.3 | 66.7 | 66.7 |
注：fCNT=16位计数器最高工作频率；fSYSTEM=整个系统的最高工作效率
- 上一篇： 泰克示波器与Labview的结合应用【转载】
- 下一篇： PLD/FPGA 结构与原理初步（一）
EE直播间
更多
-
无线前沿新技术与测试技术峰会-线上直播 直播时间： 12月05日 09:30 -
首场直播发布： Keysight AP5000 系列新型高性价比模拟信号源 直播时间： 12月06日 10:00 -
全面掌握功率表应用及校准 直播时间： 12月10日 10:00 -
提升毫米波信号测试精度 直播时间： 12月18日 14:00
关闭
站长推荐
/2 
/2
文章评论（0条评论）
登录后参与讨论