原创 Allegro学习笔记之5——层叠

Allegro学习笔记之5——层叠

不复杂的电路通常都是用双层板，但电路很复杂时就不得不考虑多层板了，但多层板的开工价格很好，像我画的一块FPGA板，由于要用到BGA，所以不得不采用6层板，78mmx<?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />100mm的面积，做12块板就用了2456大洋。所以成本和PCB的层数是矛盾的一对。

对于层叠的优点可以参考下面文章

EMI/EMC设计讲座 (共七章)

EMI/EMC 设计讲座(一)PCB被动组件的隐藏特性解析 

EMI/EMC 设计讲座(二)磁通量最小化的概念    

EMI/EMC 设计讲座(三)传导式EMI 的测量技术  

EMI/EMC 设计讲座(四)印刷电路板的映像平面  

EMI/EMC 设计讲座(五)映像平面的分割与隔离  

EMI/EMC 设计讲座(六)多层通孔和分离平面的概念  

EMI/EMC 设计讲座(七)印刷电路板的EMI噪讯对策技巧  

        为了消除PCB内的射频电流，有两种方法：「磁通量消除（flux cancellation）」或「磁通量最小化（flux minimization）」。最简单的磁通量消除法，是使用「镜像平面（image plane）」。

        镜像平面除了能降低接地噪声电压以外，也能防止射频接地回路变大，因为射频电流紧密地与它们的电流源走线耦合，所以，它不需要另外寻找回传路径。当回路控制最大化时，磁通量就被大幅消除了。在靠近每一个信号平面处，正确地配置映像平面，就可以消除共模的射频电流。传输大量的射频电流的映像平面，必须接地或接至0V参考点。为了移除多余的射频电压和涡流，所有接地和底座平面可以透过一个低阻抗的接地电路，连接至底座的接地点。

                  图1 具有一个很小的回路面积的PCB布线

可靠的返回路径应该和信号路径平行且靠近。只有这样，信号路径和返回路径产生的磁力线才会最大程度地相互抵消，因为两者方向相反，这就是磁通最小化原理，如图2所示，图2（a）所示的回路面积比图2（b）所示的小。回路产生的磁通量也比较小。它向周围产生的辐射较少。在周围其他信号线上产生的串扰也较少。最坏的设计就是返回路径出现断裂，甚至根本没有为信号路径提供返回路径；而最好也是最简单的设计就是上面提到的采用参考平面（镜像层）。

　　图2 回路磁通

建议层叠原则

A.     元件面、焊接面为完整的地平面(屏蔽)；

B.     无相邻平行布线层；

C.    所有信号层尽可能与地平面相邻；

D.    关键信号与地层相邻，不跨分割区。

4层板

方案1：在元件面下有一地平面，关键信号优先布在TOP层；至于层厚设置，有以下建议：

?        满足阻抗控制

?        芯板(GND到POWER)不宜过厚，以降低电源、地平面的分布阻抗；保证电源平面的去耦效果。

方案2：缺陷

?        电源、地相距过远，电源平面阻抗过大

?        电源、地平面由于元件焊盘等影响，极不完整

?        由于参考面不完整，信号阻抗不连续

方案3：

     同方案1类似，适用于主要器件在BOTTOM布局或关键信号在底层布线的情况。

6层板

方案3：减少了一个信号层，多了一个内电层，虽然可供布线的层面减少了，但是该方案解决了方案1和方案2共有的缺陷。

优点：

?    电源层和地线层紧密耦合。

?    每个信号层都与内电层直接相邻，与其他信号层均有有效的隔离，不易发生串扰。

?      Siganl_2（Inner_2）和两个内电层GND（Inner_1）和POWER（Inner_3）相邻，可以用来 传输高速信号。两个内电层可以有效地屏蔽外界对Siganl_2（Inner_2）层的干扰和Siganl_2（Inner_2）对外界的干扰。

方案1：采用了4层信号层和2层内部电源/接地层，具有较多的信号层，有利于元器件之间的布线工作。

缺陷：

?    电源层和地线层分隔较远，没有充分耦合。

?    信号层Siganl_2（Inner_2）和Siganl_3（Inner_3）直接相邻，信号隔离性不好，容易发   生串扰。

8层板

10层板

12层板

Allegro层叠的设置

层叠结构的编辑于定义通过

?        Setup—>Cross Section

?        Setup—>Subclasses—>Etch

两种方法都可以打开

Physical Thickness

PCB板的整个厚度。单击Sum按钮Allegro将各层的厚度相加得到Physical Thickness。

Material

材料类型。

Layer Type

层的类型。

?        Conductor 信号层的类型

?        Dielectric  电介质

?        Plane     地层和电源层的类型

DRC as Photo File Type

?        Positive   正片

?        Negative  负片

(Positive )正片：简单地说就是，在底片上看到什么就有什么。
(Negative)负片：正好相反，看到的就是没有的，看不到的就是有的。见下图：

对于负片，白色部分是覆上的铜箔，黑色是挖掉的部分。

对于正片，黑色部分是覆上的铜箔，白色是挖掉的部分。

在 Allegro中使用正负片的特点：
(Positive )正片优点：所见所的，有比较完善的 DRC检查。 
                         缺点：是如果移动零件（一般指DIP的）或贯孔,铜箔需重铺或者重新连结，否则就会短路或开路。另外，如果包含大量铜箔又用 2*4D格式出底片是数据量会很大。

(Negative)负片优点：正好克服正片移动零件或贯孔时需要重铺铜箔的缺点，过孔贯穿负片层时程序根据网络连接判断采用(Thermal Relief)与该层连接还是用(Anti-Pad)与该层隔开。

缺点：DRC  Check 并没有做的很完整，对于被Anti-Pad隔断的内层没有DRC 报错。

                      一般信号层设置为正片，电源层设置为负片。

在建焊盘时注意下图红色方框中的设置都是针对负片而言的

    在各层最右边Edit栏下的”—>”图标上单击鼠标，Allegro弹出一个对该层进行编辑的快捷菜单：

      Show：显示该层内容；Delete：删除该层；Insert：在该层下面插入一层。

参考资料：

1)     多层PCB层叠结构

http://blog.csdn.net/bird67/archive/2009/04/15/4077023.aspx

2)     平衡PCB层叠设计方法 -- cqgc's Blog

http://blog.ednchina.com/cqgc/53/message.aspx

3)    高速电路PCB “地”、返回路径、镜像层和磁通最小化

4)     EMI/EMC设计(四)印刷电路板的映像平面-电子开发网

http://www.dzkf.cn/html/PCBjishu/2007/1022/2716.html

5)     电磁兼容(EMC)小小家 - 高速PCB的叠层设计

http://www.emchome.net/article.php/789

6)     印刷线路板设计指南

http://enbbs.cnttr.com/thread-98918-1-5.html

7)     电路板的层叠结构 - PCB资源网

http://www.pcbres.com/pcbtech/pcbmake/200806186776.html

8) 层叠设计----PCB 工程师需要注意的地方-电子电路图,电子技术资料网站

http://www.elecfans.com/article/80/114/2006/200604162783.html

9)  PCB技术:印刷电路板（PCB）设计中的EMI解决方案 - 维库电子开发网

http://solution.weeqoo.com/2009/1/200911491120152535.html

10) Allegro 中正负片的概念及相关设置

http://www.91pcb.com/allegro/Allegrogaoji001.asp