FPGA时序无法通过，hold violation，help告之一般都是由于gated clock引起的，并建议将其改为clock enable形式，怎么改？ 把fmax加大，结果更多的violations出来了，最后试一试加一个individual clock, 把相关的clock加进去，没有想到，时序通过了！
EE直播间
更多
-
提升毫米波信号测试精度 直播时间： 12月18日 14:00 -
EE Talk主题专访系列直播-对话：释放 Wi-Fi 7 在高带宽应用中的技术潜力 直播时间： 12月19日 10:00
关闭
站长推荐
/2 
/2
文章评论（0条评论）
登录后参与讨论