在板子上电,外部输入信号/PORESET被拉低,它将发起一个上电复位启动流程。
在输入信号/PORESET无效后,复位控制逻辑开始通过完全复位和RCW配置过程轮流复位所有的设备。在整个上电复位过程,包括RCW配置过程中,P4080会将/HRESET信号拉低置为有效,复位和RCW配置所需的时间依赖于配置字来源和SYSCLK频率的不同而有所变化。首先,系统会采样RCW源配置输入管脚来决定从何处载入复位配置RCW;接着,系统开始载入RCW数据,在载入RCW的前192位数据,便得到时钟比率/模式的配置数据,因此系统锁相环PLL开始锁住时钟;一旦PLL锁住和整个RCW载入完成,系统便释放/HRESET信号而让其被拉高无效,时钟单元开始分发锁相环输出给各个设备,此时,可选地执行Pre-Boot初始化流程,内核被允许开始引导流程。
下面我们详细看一下整个上电复位顺序的流程:
1. 根据设备硬件规范给设备上电
2. 外部系统逻辑拉低/PORESET信号让其有效,导致所有的寄存器被复位到其缺省状态,和大多数的I/O驱动电路被释放到其高阻态(一些时钟,时钟使能,以及系统控制信号此时是被驱动的)。
3. 系统提供稳定的SYSCLK信号和稳定的POR配置输入,此时,SYSCLK会广播到各个设备上,而platform PLL则还运行在bypass模式。
4. 在采样到/PORESET有效时,系统开始驱动/HRESET
5. 在持续了所要求的
本文转自CSDN博客:http://blog.csdn.net/qiurihuanghua/archive/2011/03/02/6218572.aspx
文章评论(0条评论)
登录后参与讨论