原创基于CPLD 的HDB3 编译码器(贾惠彬，王兰勋)

 2008-3-19 23:52  4096 2 2 分类: 通信

基于CPLD 的HDB3 编译码器

作者: 贾惠彬，王兰勋发布日期:2006-10-02 15:06 查看数:0

中文摘要:

通过对HDB3 编译码原理的分析，提出了一种基于可编程逻辑器件EPM7064SLC44 和模拟开关4052实现HDB3 编译码的方法，给出了硬件设计电路图、软件设计流程和HDB3 编译码器的仿真波形。此实现方法具有硬件设计简单、运行速度快、成本低等优点。同时由于CPLD 可重复编程的特点，可以对它进行在线修改，便于设备的调试和运行。此编译码器已经过实际测试，运行稳定可靠，可用于实际电路中。

英文摘要：

By analyzing the principle of HDB3 encoding and decoding, this paper gives a novel HDB3 encoding method based on EPM7064slc44 and analogy switch 4052, and presents the circuit diagram of hardware design, the flow of software design and the simulated waveform of HDB3 encoder and decoder. The method has the advantages of simple hardware design, high speed and low cost. In addition, since CPLD can be reprogrammed, it can be repaired online, thus making it convenient to debug and run the equipment. Testing shows that this encoder and decoder has stable performance and therefore can be applied to circuitry.

在数字基带传输系统中，从信源输出的信号一般是用“0”、“1”两种状态表示的单极性（NRZ）码。在进行数字信号基带传输时，必须考虑到传输信道的特点，将信息比特变换为适合于信道传输的数字信号，即进行线路编码。传输线路对码型的基本要求为：从线路码流中容易提取时钟,线路码型中不宜含有直流分量，低频成分应尽量减少,线路码流中高频成分应尽量减少，设备简单、易于实现码型变换和码型反变换的调试。随着数字通信的迅速发展，人们先后提出了各种适合线路传输的码型，如 CMI 码、MILLER码、2B1Q码、AMI 码、HDB3 码等。ITU-T（原CCITT）G.703建议中规定：2M、8M、 34M 的数字接口码型均采用HDB3码。
2.1 EPM7064SLC44 器件简介
     本设计采用ALTERA 公司生产CPLD 器件 EPM7064SLC44作为HDB3编译码的核心元件。它的外部引脚数目为44，内部等效门数为1250。除通用I/O引脚外，EPM7064S44有两个全局时钟、一个全局使能和一个全局清零输入端。最高计数频率为 151.5MHz ，内部互连延时为1ns 。在本设计中 EPM7064SLC44完成编码时对单极性码的四连0检测、以及添加V和B标志的功能、以及完成单双极性变换前的编码工作、译码时的极性检测和去除“B” “V”的功能。
3.1 编译码设计思路
     由HDB3 编码规则，当NRZ 码中出现4 连“0” 串时，第4 个“0”用破坏符号“V”来代替，并且连续两个“V”之间如果有偶数个“1”时，要把最后一小段的第一个“0”变为“B”。为了在单双极性变换时便于分辨出“V”标志和“B”标志，所以用“00”来标识“0”，用“01”标识“1”，用“10” 标识“B”，用“11”来标识“V”。HDB3 编码的软件设计流程图为：由HDB3 的译码原理，关键在于检测并去掉破坏符号“V”和“B”。其译码软件设计流程图如图3。
4 结论
     本文讨论的HDB3编译码方案具有硬件设计简单实用，成本低等特点，同时由于CPLD器件可以通过JTAG端口的在线编程，因而可以改变CPLD内部的控制程序以达到设计目的。实践表明，运用 CPLD来实现HDB3编译码器与采用专用集成电路相比，不仅给调试带来方便，而且可以把该电路及其他电路集成在同一块CPLD芯片中，减少了外接元件，提高了系统集成度。