最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
雁塔菜农
文章：1274 阅读：4842192 评论：674 赞：8194
俺是农民俺怕谁？？？
好友 私信 个人主页

原创 关于断电延时和EEPROM数据保存

2009-2-8 03:07 4080 6 6 分类: MCU/ 嵌入式

讨论在：http://bbs.21ic.com/club/bbs/list.asp?boardid=11&page=1&t=3222343



洪七公 发表于 2009-2-8 00:42 侃单片机 ←返回版面 按此察看该网友的资料 按此把文章加入收藏夹 按此编辑本帖

15楼： 断电EEPROM数据保存这个问题实际很简单,也是技巧问题~~~


因为法拉电容只为MCU和EEPROM掉电时供电，而外设掉电后将无电能。
故可在写EEPROM时先读取外设的某一特定数据，
例读外部RAM的某一特定地址的特定数据0x55aa.
若读错误，测认为系统已掉电~~~

若读出为0x55aa,则认为在法拉电容能坚持的时间内肯定能
正确地读写EEPROM~~~

洪七公 发表于 2009-2-8 01:29 侃单片机 ←返回版面 按此察看该网友的资料 按此把文章加入收藏夹 按此编辑本帖

16楼： 关于利用“无形资源”捕捉掉电及断电EEPROM数据保存问题


楼主的图是一种方法，但俺认为不太完美～～～

一般232器件都是2路而实际只用1路，那么另一路可以作为232芯片接入测试
及外围掉电检测。

方法是将另一路232芯片的TTL电平端入接地，232电平端出借接232电平端入
即自环，最后再经此TTL电平端出接MCU的某一IO,如图的P1.2

正常时VCC可使232芯片输出TTL低电平到P1.2,即未掉电且232芯片工作正常。
当外围掉电后，232芯片的VCC回落至0V,那么P1.2也将上升为VDD(>VCC=0)

若P1.2刚跳变至高，由于法拉电容维持VDD>VCC,故可读写EEPROM.

实际产品中也可从任何外设读取特定数据的方法来“曲线检测掉电”～～～

方法太多，只要多动脑即可～～～


点击看大图

写原创有奖励！2024面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（0条评论）

登录后参与讨论
雁塔菜农
文章：1274 阅读：4842192 评论：674 赞：8194
俺是农民俺怕谁？？？
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
0
6
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文