原创 QII中管脚上拉电阻(弱上拉)的设置方法

2009-8-5 13:55 1697 4 4 分类: FPGA/CPLD

https://static.assets-stash.eet-china.com/album/old-resources/2009/8/5/cdc84551-797e-4af0-ae6e-d46d38decdb3.rar当使用51IP核时,如果想使用P0-P3口为双向口时需设置上拉属性,切记!


同时端口连接方式许修改成双向口连接,具体参考如下篇日志。

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
4
关闭 站长推荐上一条 /3 下一条