原创 PCB导线设计技术（上）

本文汇集国外厂商的设计资料，分成（上）、（中）、（下）三集、六个单元，详细介绍电路基板导线Layout技巧，包括：微电脑周边电基板路导线设计、模拟电路基板导线设计、宽频与高频电路基板导线设计、电源与功率电路基板导线设计、数字电路基板导线设计，以及Video应用电路基板导线设计。本篇先将介绍电脑周边、模拟电路基板，及宽频与高频电路基板的导线设计技巧。微电脑周边电基板路导线设计
a. LED电流导线的设计
LED元件广泛应用在微电脑周边设备，不过大部份的LED封装位置，距离电脑本身相当远。LED只要维持适当亮度即可的同时，某些情况要求在明亮环境下能够轻易判别LED的辉度，然而即使相同的驱动电流IF，LED的辉度随着发光色出现差异(表1)。如图1所示LED的电流高达数十mA，随着LED电流导线长度与路径的延伸，LED的ON/OFF经常成为周边电路发生切换噪音(switching noise)的诱因。
　

表1 LED的发光色与辉度关系
　

图1 典型LED驱动电路
　

因此封装时驱动电晶体必需尽量靠近LED，藉此缩减LED电流IC的流动路径。LED的辉度与驱动电流呈比例，一般设计上是以绿色LED作基准，依照表1的设定值改变各色的电流值。LED电路基板图案可依照图2的矩阵(matrix)方式排列，如此一来外观上显得非常简洁，驱动电晶体则当作数字电晶体(digital transistor)，串联电阻一般是设在电路基板背面。
　

图2 典型LED驱动电路板的图案(双面电路板)
　

b.7时段LED的common端子设计
图3是利用微处理器控制的open drain端子动态驱动阳极(anode)common type 7时段(segment)LED电路图，从电源到7时段LED common端子的导线，基于全时段点灯时电流高达40～100mA的考量，因此设计上尽量加粗电路基板的图案(pattern)导线宽度。使用双面电路基板与disc lead的场合，元件必需设在显示器的外侧，如此才能避免影响7时段LED的封装作业。晶片(chip)元件若设在基板背面时，如图4所示可以消除显示器周围的元件，如果加上连接器(connector)cn1，封装后的LED模组可以直接固定在微电脑内。

图4是利用电路板图案设计CAD EAGLE软件自动布线，该软件具备全自动自动Layout功能，而且可以不限次数变更设计，此外自动routing可透过试算错误寻求各种路径(route)，不过笔者建议初期设定时，基板背面的布线采直交方式，事后比较容易修改，尤其是类似这种电路，若未特定布线方向成功机率非常低。
　

图3 7时段LED的动态驱动电路图
　

图4 chip元件构成的7时段LED电路板图案(双面电路板)
　

c. 高湿度环境用的基板布线
照片1是内建周边电路的湿度感测器CHS-GSS实际外观，如图5所示相对湿度100%时CHS-GSS湿度感测器只有1V，所以可以当作数字电压计直接读取湿度。如果与微处理器的A-D converter连接时，必需转换成5v等级(range)。
　

照片1 湿度感测器CHS-GSS外观
　

图5 湿度感测器的相对-输出电压特性
　

图6的电路使用单电源，它是由rail to rail OP增幅器构成，可以将湿度感测器的1V转换成5V，此外利用图中的gain微调器VR1，可以使gain成为(1+480/120)=5。

佈线设计上为了降低高湿度环境时的漏电(leak)现象，必需避免在OP增幅器接地(ground)之间设置图案，同时尽量加大图案之间的间隔缩减图案导线的宽度。图中R1，R2使用1/4W±1%金属皮膜电阻；图7是auto router绘制的双面电路基板图案，焊接面为全接地(full ground)，本电路基板封装测试试后再用树脂包覆防湿。
　

图6 扩大湿度感测器输出范围的电路
　

图7 湿度感测器周边电路的pattern
(双面电路板，未标示背面接地)
　

d. 微处理器内建A-D converter时，前置增幅器周边的模拟/数字分离技巧
最近几年单晶片微处理器大多内嵌A-D Converter(以下简称为ADC)，封装这类微处理器时，必需防止类比ADC受到数字电路噪音的影响。图8是小型单晶片微处理器与ADC用置增幅器(pre-amplifier)的电路图，图中的IC1为输出入rail to rail的OP增幅器，它是ADC前置增幅器的10倍电压gain非反相增幅电路；IC2是dropout定电压电源，它可以产生3.3V数字与模拟电路的电源；IC2使用Renasas公司开发的R8C/Tiny系列小型微处理器，该晶片内建10位元循序比较型ADC，第14号脚架(pin)除了可以输入模拟信号之外，同时也是ADC用模拟输入埠(port)。接着介绍 除外的表面封装元件，封装在双面印刷电路基板的技巧。
　

图8 内嵌A-D converter的微处理器与前置增幅周边电路
　

图9是接地与电源电路的基板图案。接地图案设计上的重点，必需明确分离模拟接地(以下简称为AGND)与数字接地(以下简称为DGND)，此处为配合电位因此采取单接点设计，如此设计可以防止数字电路的噪音，造成ADC的转换精度降低等问题，因此图9的AGND与DGND连接点设在IC3的Vss端子(5号脚架)附近。
　

图9 IC3周边电路的pattern 说明
　

本电路使用的微处理器接地端Vss子只有一条，不过其它型号的IC则将AGND与DGND端子分离，因此必需将AGND与DGND的pattern作明确的分离与单点连接(图11)。电源电路需注意的是与IC2输出入连接的C3，C5两电容的设置，因为未降低输出入端子的高频阻抗时，低dropout电压的电源IC会有波动之虞，所以C3，C5尽量靠近IC2设置，同时还需要缩减导线长度加粗导线宽度。
　

图10 AGND与DGND明确分离作单点连接
　

图11是前置增幅周边电路的电路基板pattern，如图所示C2设置在IC1附近，由于电压復归型OP增幅器反相输入端子的输入阻抗很高，极易受到外部噪音的影响，所以图11的电路基板图案，刻意缩短至反相输入端子(IC1的3号脚架)的导线长度，图中R3是分割容量性负载与OP增幅器输出端子的电阻，OP增幅器与微处理器之间的导线很长时，该电阻必需尽量设置在OP增幅器附近。
　

图11 前置增幅器周边电路的pattern
　

描绘AGND时必需尽量降低AGND本身的阻抗，实际布线图案除了采用full pattern之外，前置增幅器的输出入导线应用贯穿孔(through hole)设计，使导线绕到AGND背面藉此降低AGND的阻抗。此外包含前置增幅器在内封装模拟电路的基板背面，不可有任何数字信号(包含DGND)流通，主要目的是要防止容量结合，造成数字电路的信号变成噪音影响模拟电路的动作。

 模拟电路基板导线设计
a. OP增幅器构成的全波形整流电路patterning
图12的全波形整流电路，经常因正端(plus side)与负端(minus)gain的未整合，导致波形不均衡，所以决定gain值的电阻使用误差为±1%的金属皮膜电阻。本电路可以使IC1b作差动动作，因此能够减缓高频时波形不均衡现象。虽然OP增幅器採用LF412，不过可以根据设计需求，改用与OP增幅器脚架相容的LM358。
　

图12 利用OP差动增幅器作全波整流的电路
　

IC1的1、2号脚架至5、6号脚架路径(route)是本电路基板主要设计重点，如图13所示如果导线绕过IC的外侧，路径会变长所以采取IC下方布线设计，正、负电源的图案导线宽度完全相同，信号则沿着箭头方向流动，二极管(diode)等整流电路则整合在基板左侧，电源导线加粗的同时接地采取full ground设计，如此一来双面电路基板就可以满足以上所有的要求。
　

图13 利用OP差动增幅器作全波整流的电路基板图案
　

b.光学耦合器的基本周边导线
接着介绍封装光学耦合器(photo coupler)的电路基板分离图案设计技巧。光学耦合器主要功能是将board或是设备之间绝缘，主要原因是为了保障各元件保证的绝缘耐压特性，因此电路基板出现所谓的分离图案设计。图14的电路12V的输入单元与5V的输出单元就是采用分离图案设计，它使用四个编号为的PS2801-4光学耦合器。
　

图14 使用photo coupler的电压转换电路
　

如图15所示为确保1次端(发光侧)与2次端(收光侧)的沿面距离，所以设计上分成表层图案与内层图案，内层图案若是full pattern时，与一般full pattern一样需作除料设计。所谓沿面距离是线导体之间的指导，沿着绝缘物通行时最短距离而言，有关耐压与沿面距离，UL、VDE等各国的安全规范都有严谨的规定与说明。
　

(a)pattern的间隔过窄设计例　　　　(b)pattern的间隔适当设计例
图15 photo coupler正下方的1次端与2次端图案必需确实分离
　

I/O点数很多而且使用复数个光学耦合器的场合，必需将散热问题一併列入考虑。图16是根据以上需求，兼具散热效果的pattern设计范例，由图可知1次端与2次端的接地共通时，利用full pattern连接可以提高散热效果；内层有接地时可以在full pattern设置数个via与内层接地连接。

如上所述根据1次端与2次端的电流值与散热要求，最后才能决定电阻的定额与pattern宽度。
　

图16 兼具散热效果的pattern设计
　

c. 100V以上商用电源线的图案
图17是已经绝缘可输出脉冲的商用交流zero cross point电路。TLP626 LED两者未点灯时，光学耦合器的光学电晶体(photo transistor)成为OFF，输出正极性的脉冲。
　

图17 商用交流zero cross point检测电路
　

由于商用交流的输入线相当危险，因此设计电路基板图案时必需充分考虑绝缘与安全性。图18所示虽然R1单独一个电阻电气上动作完全相同，不过与商用交流的输入直接连接的图案变长，或是流入电阻的电压变高时，电阻的耐电压特性会出现问题，因此建议读者最好分成数个电阻。

图19的输入电压变高时，R1电力损失会以电压的二次方增加，此时必需改佣可以封装更大阻抗的电路基板图案。
　

图18 以R1取代图17的R1-1 R1-2  　　　　　　　　　图18 以R1取代图17的R1-1 R1-2
　

图19 加大图17的R1-1 R1-2容许电力可支援大电压范围
　

设计图20的电路基板图案，必需考虑下列事项:
①採用full pattern设计，元件尽量紧凑封装。
②R1等发热元件附近设置低高度R1，同时尽量远离C1。
③R1设置复数个可以封装1W，2W，3W电力阻抗的land。

图20电路基板图案最大缺点是封装2W，3W电阻时，会因为实际电阻封装情况，造成未使用的land太接近胴体部位；图21是设计变更后的电路基板图案，如此一来R1封装在任何位置，元件下方不会出现land。
　

图20 商用交流zero cross　　　　　　　　　　　图21 设计变更后的基板图案
point检测电路基板图案　　　　　　　　　　　　　　　　　　　　　　．
　

d.可发挥24位元解析度的A-D converter周边电路基板图案
图22是由复数个24位元A-D converter构成，具备电压测试精度与SN比最佳化，与直流甚至20kHz信号的多频道资料记录前置器(multi channel data recorder front end)电路图。本电路亦可应用在3频资料记录器，为达成目的因此将成为ADC的转换基准的参考(reference)电源REF3125 IC(以下简称为REF)当作ADC与pair使用，虽然如此设计ADC频道之间的gain误差会增大，不过复数ADC使用共通同的REF，图案的设计自由度提高，而且容易获得理想的基板布线设计。
　

图22 复数个24位元A-D converter构成的多频资料记录器电路
　

图23是从信号源一直到电源的过程中产生的接地电位差统计一览、上述电路为类比/数位混载电路，因此接地会有模拟/数字电流流动，如果处理错误的话数字电路的return电流，会混入模拟接地变成噪音源。
　

图23 接地电流的种类与接地电位差的统计一览
　

此外各电路的电流是由电源的正极提供，再折返至供给元的负极，因此设计上利用此特性，设置return电流合流点与分歧，点使通行路径明确分隔。初段的模拟电路(前置增幅器)根据本身的电位基准点接受信号电压，信号源与该电位基准点若与接地的同电位时，正确信号电压会传递至前置增幅器。

图23是表示电流的合流与分歧电位差。此外ADC包含类比/数位两种电路两者的接地之间电位若有动态变化的话，模拟单元会出现耦合(coupling)造成SN比恶化现象，所以图23的ADC直接连接在与地电位上完全相同位置。图24是充分反映以上构想的资料记录器电路基板图案，如图所示宽幅的接地图案在ADC与OP增幅器正下方通行，它除了达成低接地阻抗化之外，还兼具对IC晶片的遮蔽(shield)效果，尤其是电路内层或是背面设有可以传输脉冲信号的图案时，通常都可以获得极佳低接地阻抗与遮蔽效果。
　

图24 充分反映图23的构想的资料记录器电路基板图案
　

图25是基板背面图案，图中的补充图A又称为remote sensing手法。虽然OP增幅器的输出部设置利用电容负载防止波动的电阻，不过只要插入包含该电阻与VrefP电位的復归loop，就能够正确将参考电压传至VrefP。补充图B则称为Kelvin连接手法，由于OPA2346的第2与第3脚架之间会产生参考(reference)基准电压，因此直接在VrefP至VrefN之间铺设电压传输线，如此就可以防止return电流波动产生电压误差。
　

图25 可以提供A-D converter良好参考电压的电路基板
　

〈代续〉在下一集「PCB导线设计技术（中）」的文章中，我们将介绍电源与功率电路基板，以及数字电路基板导线设计。

本文章来源自 EEDesign电子设计资源网
附上网站连结:http://www.eedesign.com.tw
未经授权同意请勿擅自转载或节录。