原创 一种应用于通信设备的5V、14位高速数/模转换器

摘要: 在研究高速数/ 模转换器静态和动态性能的基础上,设计了一种5V ,14 位高速分段式电流舵数/模转换器。设计的<?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />5-4-5 温度计编码电路和新型对称开关序列,使数/ 模转换器的积分线性误差和微分线性误差最小。提出的新型开关电流驱动电路提高了数/ 模转换器的动态性能。基于TSMC 0.35μm混合信号CMOS 工艺,采用Hspice 仿真工具,对14 位数/ 模转换器进行了时域和频域仿真,在50Ω负载条件下满量程电流可达20mA; 当采样速率为125MHz时,5V电源的满量程条件下功耗为270mW; 输出频率为100MHz条件下的无杂波动态范围为72 dBc。14 位数/ 模转换器的积分线性误差为±1. 5最低有效位,微分线性误差为±0.75最低有效位。

关键词: 电流舵数/ 模转换器;温度计编码;对称开关序列;电流开关驱动器;动态特性

移动通信技术和数字用户线路(XDSL) 技术的发展迫切需要高分辨率、高采样速率的DAC(数字模拟转换器) 。但到目前为止,分辨率高于14 位、采样速率大于100MHz的DAC 只能采用Bipolar 或BiCMOS 工艺实现。随着CMOS 集成电路技术的不断发展和DAC 结构的不断创新,为采用亚微米或深亚微米CMOS 工艺实现高速、高分辨率的DAC 提供了可能。

笔者采用一种分段式电流舵结构,在保证高速采样的同时,使积分线性误差( INL) 和微分线性误差(DNL) 达到最小化,从而设计了一种基于0.35μm CMOS 工艺的14 位125 MS/ s (MHz Sampe Per Second) DAC.在该结构中,5 位MSB(最高有效位) 控制31 个电流源(每个625μA) ,4 位中间位控制15 个40μA电流源,5 位LSB(最低有效位) 控制5 个二进制加权电流源。通信设备不仅要求DAC 具有高精度的满量程输出电流,还要求DAC 具有良好的静态性能和动态性能,其中输出电流精度主要受带隙电压基准源控制,而带隙电压基准源可以通过外围管脚实现直接输入,静态和动态性能则主要受温度计编码器、电流转换驱动电路和电流源开关控制。因此,笔者在分析14 位DAC 系统结构的同时,也分析了温度计编码器、分段式电流源开关序列和电流开关驱动电路,给出了基于TSMC 0.35μm SPTM CMOS 工艺的14 位DAC 的设计和仿真结果。

<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

14 位125MSPS DAC 结构

14 位DAC 的功能框图见图1 ,其中数字电路主要包括温度计编码器及边沿触发器;模拟电路主要包括PMOS 电流源阵列、差分开关、1.2V带隙基准电压源及参考控制放大器。输入数据先到上升沿触发的主D 触发器寄存. 5 位MSB 经过5-31 温度计编码器产生31 位输出,4 位中间位经过4-15 译码电路产生15 位输出,与5 位LSB 输出寄存于下降沿触发的从D 触发器,解码产生的51 位输出经过时钟控制的同步锁存器,经两级反向器直接驱动电流舵开关驱动器,通过PMOS 差分开关输出差分电流。通过同步锁存器对电流源开关的及时更新,使Glitch 能量最小。通过同步锁存器设计保证Q 和Q- 的传播时间相等,减小输出频谱的失调。

14 位DAC 包括的PMOS 电流源阵列能提供20mA的电流能力。该阵列包括5 个最高有效位控制的31 个625μA电流源、4 位中间位控制的15 个40μA电流源和5 个最低有效位控制的5 个二进制加权电流源。所有电流源通过PMOS 差分电流源开关驱动器输出到两个节点上,减少各种定时误差,并提供匹配差分驱动信号到差分电流源开关的输入端。采用电流源阵列代替R-2 R 电阻网络,对多通道或小幅度信号而言,优化了动态特性,并有助于保持DAC 的高输出阻抗。

额外的MSB 电流源M1 与满量程输出电流的外部调整电阻组成基准控制放大器的反馈电路,内置的带隙参考电压源或外部1.2V参考源输入至控制放大器的反相输入端。满量程输出电流由基准控制放大器调整,通过一个外部电阻R_SET , 得到2～20mA的输出电流。满量程电流是I_REF 的32 倍:

I_OUTFS = 32 ×I_REF = 32 ×V_EXTIO/ R_REF　.

　　内部双电流镜结构带隙基准电压源提供比较稳定的2.0V输出电压,以限制电流舵开关驱动器的摆幅,从而达到减小微信号幅度及无杂波动态范围(SFDR) 的目的。偏置电路输出电压与控制放大器的输出电压通过0.1μF的电容耦合,大大改进了电路的动态特性。

　温度计编码器设计

分段式电流舵DAC 的设计综合运用二进制加权和温度计编码技术,通过增加分段数量和提高温度计编码的位数以取得良好的动态性能。但是随着分段数量的增加及温度计编码位数的增加,设计高速、高分辨率的DAC 编码电路会非常复杂,所以必须通过合理的方法将温度计编码器的设计复杂性、电路规模及功耗控制在合理的比例。

温度计编码作为冗余编码方式,是分段式电流舵DAC 电路中最主要的数字模块,其基本原理如表1a。温度计编码器通常是行解码器和列解码器实现的,即行列解码器结构,但是行列解码器结构在切换到下一行单元之前,必须打开目前这一行单元,从而降低行列解码器灵活性,影响电流开关的任意布局,并最终影响DAC 的特性参数。笔者设计了一种平行的温度计编码器,使所有数据信号具有相同路径延时,并锁存在同步锁存器中,驱动电流开关驱动电路,从而不限制温度计编码器对电流源阵列选择。

　　将14 位数据输入分为3 段:5 位最高有效位、4 位中间位( ISB) 和5 位最低有效位,其中MSB 和ISB 的编码方式为平行温度计编码方式。MSB 平行温度计编码表如表1b ,其中B₁～ B₅分别对应于D₉～ D₁₃ 。如果第一次输出值F₀ =1 , 则

由方程(1) 可知,采用与非门、或非门及反向器就可以直接实现MSB 的温度计编码电路,极大地简化了温度计编码电路的设计,并有利于温度计编码器的版图设计。所有输入数据相等的信号传输路径有利于DAC 采样速率的最大化。

　MSB 电流源开关序列设计

集成电路工艺一致性问题会导致单位电流源之间的不匹配,引起DAC 的非线性误差,影响积分线性误差、微分线性误差和动态特性参数,电流源开关序列设计就是为了尽量消除这种非线性误差。对于5 位MSB温度计编码电路,考虑版图布局的对称性,需设计32 个单位电流源,其中包括一个伪电流源。 假设第i 个电流源的电流为

其中ε_i为I_i 的相对误差. 假设数据输入值K 对应的模拟输出值为A ( K) , 则对应的积分线性误差为

对应的微分线性误差为 　

根据式(4) ～ (6) ,得

根据式(7) , (8) ,工艺不匹配决定电流舵DAC 的INL ,而对DNL 的影响很小。

　　为了使DAC 的INL 最小化,笔者设计了表2 所示的对称开关序列结构,其中第32 个电流源为伪电流源。该结构能有效消除不匹配引起的线性误差。14 位DAC 的5 位MSB 和4 位ISB均采用这种对称开关序列结构,保证工艺不匹配对INL 及DNL 的影响最小化。

　 电流开关驱动电路

电流开关驱动电路用于产生控制电流开关的信号,因此电流开关驱动电路是对DAC 的动态性能影响最大的电路模块之一。电流开关驱动电路的前级电路为同步锁存器,同步锁存器使温度计编码产生的信号同步,电流开关驱动电路根据同步锁存器的互补输出信号驱动电流开关。电流开关驱动电路对输入信号进行缓冲,并为电流开关提供尽可能好的控制信号。 由于差分电流开关具有较强的噪声抑制能力,所以仅需要将电流开关之间的差分电压完全转换成同一方向的电流即可。

在设计中,电流开关由PMOS 管构成,并设计在同一N 阱中,从而较好地避免了数字开关噪声。在始终保证开关的校正操作时,开关电压能够容易地下拉。由于DAC 设计采用了TSMC 的0.35μm CMOS 工艺,所以0～1V之间的电压就可以充分地完成转换操作,使电流开关与输出线的电容耦合最小化,也能有效地抑制同步锁存器输出信号与电流开关驱动器输出间的耦合电容,并使驱动器的瞬态输出更加稳定。图2 给出了电流开关驱动电路原理图和电路的电流输出波形。

仿真结果

由于通信系统的数字信号处理电路工作频率很高,所以希望DAC的采样时钟频率更高一些。为了充分利用DAC 的互补输出,所有的频谱数据都被高频变换器收集到输出端,以便于单端化处理。图3 为DAC 的SFDR 性能总结(测试条件为V_DDD = 5V , V_ADD = 5V ,20mA满量程输出电流,50Ω负载) ,其中当采样频率为125MS/ s ,输出频率为10MHz时,SFDR 为72 dBc。

图4 是DAC 的微分线性误差和积分线性误差,其典型值分别为±0.75LSB和±1.5LSB ,证明了新型开关序列电流源结构能使工艺对INL 和DNL 的影响达到最小化。

　　表3 为14 位高速DAC 的设计结果。图5 则给出了14 位125MS/ s DAC 的芯片版图,芯片面积为2. 0mm×1. 9mm(包括PAD 和划片槽) 。

结　　论

笔者采用一种分段电流源阵列结构, 基于0. 35μm SPTMCMOS 工艺设计了14 位125MS/ s的DAC ,该DAC 内置了带温度补偿的1.2V带隙基准源电路,同时采用了对称开关序列电流源结构,使INL 的典型值为±1. 5LSB ,DNL 的典型值为±0. 75LSB。当采样时钟频率为125MS/ s ,输出频率为10MHz时,SFDR 为72 dBc. 仿真结果表明,该DAC 完全满足移动通信、直接数字合成、XDSL 等通信应用要求。